處理器和工具支持動態(tài)重新配置

處理器和工具支持動態(tài)重新配置

相對于固定功能的處理器來說，動態(tài)可重新配置的芯片共享技術(shù)使得設(shè)計者可以利用更小的處理器、更低的功耗來實現(xiàn)一個設(shè)計。Atmel公司的FPSLIC（現(xiàn)場可編程系統(tǒng)級芯片）II將一個8位的AVR處理器核，與一個具有片上SRAM的FPGA 整合在一起，使得多個接口、外圍設(shè)備和協(xié)處理器可以在應(yīng)用運行中的不同時間共享該FPGA（見圖）。Atmel公司的后端EDA工具Reconfiguration Designer 和Temporal Designer會自動進行芯片共享過程的實現(xiàn)、定時和控制。

　　基于SRAM的FPGA不是支持動態(tài)芯片共享的主要障礙，在這些工具可用之前，設(shè)計者們需要手工確定他們已經(jīng)在正確的時間把正確的功能裝載到了FPGA上，并確保功能間沒有沖突。FPSLIC II用了一個配置控制器、兩個DMA控制器、一個專用FPGA-AVR接口，以及一個“虛擬插槽”，從而使得工具能自動化地重新配置FPGA。包括先前設(shè)計的外圍設(shè)備、接口、協(xié)處理器的庫裝載到虛擬插槽，來完成FPGA的配置。這款FPSLIC II靜態(tài)電流為50