GSM前端中下一代CMOS開關(guān)設(shè)計(jì)(04-100)

　　Ultra CMOS技術(shù)

　　RF CMOS工藝可分為兩大類：體硅工藝和SOI(絕緣體上硅)工藝。由于體硅CMOS在源和漏至襯底間存在二極管效應(yīng)，造成種種弊端，多數(shù)專家認(rèn)為采用這種工藝不可能制作高功率高線性度開關(guān)。與體硅不同，采用SOI工藝制作的RF開關(guān)，可將多個(gè)FET串聯(lián)來(lái)對(duì)付高電壓，就象GaAs開關(guān)一樣。

　　SOI的一個(gè)特殊子集是藍(lán)寶石上硅工藝，在該行業(yè)中通常稱為Ultra CMOS。藍(lán)寶石本質(zhì)上是一種理想的絕緣體，襯底下的寄生電容的插入損耗高、隔離度低。Ultra CMOS能制作很大的RF FET，對(duì)厚度為150~225mm的正常襯底，幾乎不存在寄生電容。

　　Ultra CMOS 工藝的基本結(jié)構(gòu)如圖2所示。晶體管采用介質(zhì)隔離來(lái)提高抗閉鎖能力和隔離度。為了達(dá)到完全的耗盡工作，硅層極薄至1000A。硅層如此之薄，以致消除了器件的體端，使它成為真正的三端器件。目前，Ultra CMOS 是在標(biāo)準(zhǔn)6英寸工藝設(shè)備上生產(chǎn)的，8英寸生產(chǎn)線亦已試制成功。示范成品率可與其它CMOS工藝相媲美。

　　盡管單個(gè)開關(guān)器件的BVDSS相對(duì)低些，但將多個(gè)FET串聯(lián)堆疊仍能承愛(ài)高電壓。為了確保電壓在器件堆上的合理分壓，F(xiàn)ET至襯底間的寄生電容與FET的源與漏間寄生電容相比應(yīng)忽略不計(jì)。當(dāng)器件外圍達(dá)到毫米級(jí)使總電阻較低時(shí)，要保證電壓的合理分壓，真正的絕緣襯底是必不可少的。

　　Ultra CMOS 開關(guān)插入損耗低，隔離度高。SP6T結(jié)構(gòu)消除了雙工器，大大地減少了總插入損耗。為了滿足IEC1000-4-2ESD要求，天線處并聯(lián)一個(gè)27nH電感再串聯(lián)一個(gè)33pF電容已綽綽有余。這些元件也可集成在LTCC中，增加的插入損耗不到0.1dB。

　　GSM開關(guān)設(shè)計(jì)，特別是采用低壓工藝，最困難之處在于滿足線性度要求。上面已提及，只要將多個(gè)器件按需堆疊，就能實(shí)現(xiàn)任意高功率要求，然而在滿足規(guī)范的同時(shí)，還要優(yōu)化器件堆結(jié)構(gòu)以減少芯片尺寸。已設(shè)計(jì)了一個(gè)示范性開關(guān)，當(dāng)電源電壓為2.4V時(shí)，其諧波功率對(duì)輸入功率的關(guān)系和壓縮性能示于圖3中。在最大工作功率+35dBm處，Ultra CMOS開關(guān)相對(duì)于GSM規(guī)范-30dBm要求還有6dB的余量。采用Ultra CMOS工藝，畸變對(duì)正、負(fù)電壓擺動(dòng)是對(duì)稱的，因而從本質(zhì)上二次諧波的畸變是很低的?？紤]到GSM發(fā)射頻帶的二次諧波恰好落在DCS接收頻帶中，低偶次諧波畸變正是GSM系統(tǒng)需要的。