新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 聯(lián)電公布技術(shù)發(fā)展圖 質(zhì)疑450mm晶圓可行性

聯(lián)電公布技術(shù)發(fā)展圖 質(zhì)疑450mm晶圓可行性

作者: 時(shí)間:2008-06-18 來源:EETimes 收藏

  在設(shè)計(jì)自動(dòng)化會(huì)議(DesignAutomationConference,DAC)上,臺(tái)灣代工廠商(UMC)公布了公司的工藝發(fā)展路線圖,并宣布與領(lǐng)域形成聯(lián)盟關(guān)系。
 
  與代工龍頭廠商臺(tái)積電(TSMC)不同,全球第二大代工廠商(UMC)表示,不開發(fā)下一代技術(shù)。

本文引用地址:http://m.butianyuan.cn/article/84406.htm

  的65nm技術(shù)已啟動(dòng)了一段時(shí)間,公司將立即進(jìn)入45nm和40nm節(jié)點(diǎn)。其競爭對(duì)手臺(tái)積電也正在將高k金屬柵方案用于32nm節(jié)點(diǎn)。

  聯(lián)電的45/40nm工藝采用多層金屬、銅互連和超低k介質(zhì)等技術(shù)。在該節(jié)點(diǎn),k系數(shù)約為2.5,而65nm節(jié)點(diǎn)上該數(shù)字為3.0。

  同時(shí)聯(lián)電將采用沉浸式光刻技術(shù)。45/40nm工藝預(yù)計(jì)在今年底進(jìn)入初產(chǎn)階段。

  聯(lián)電在32nm節(jié)點(diǎn)的研發(fā)上也從未停下腳步,預(yù)計(jì)將在2010年底發(fā)布,該工藝將采用高k金屬柵技術(shù)。聯(lián)電拒絕透露詳細(xì)信息。

  聯(lián)電預(yù)計(jì)將在Fab12300mm工廠投入45/40nm工藝,該工廠位于臺(tái)灣臺(tái)南。從目前來看,聯(lián)電還為推進(jìn)廠,而其競爭對(duì)手臺(tái)積電,以及英特爾和三星正在推行廠,預(yù)計(jì)將在2012年完成。

   “目前,450mm還不是一項(xiàng)激動(dòng)人心的技術(shù)。”聯(lián)電副總裁李?。↙eeChung)說道,“在300mm技術(shù)中,還有許多改善生產(chǎn)效率的事情可以做。”

  當(dāng)被問及是否認(rèn)為450mm會(huì)在2012年出現(xiàn)時(shí),李俊說道:“我不相信。”他表示,真正面臨挑戰(zhàn)的是設(shè)備制造商,他們對(duì)進(jìn)入450mm世代沒有太大的興趣。

  聯(lián)電還公布了一些和廠商聯(lián)盟的策略。Cadence和聯(lián)電公布了基于CommonPowerFormat的低功耗設(shè)計(jì)參考流程,針對(duì)聯(lián)電的65nm工藝。

  Synopsys和聯(lián)電也發(fā)布了低功耗設(shè)計(jì)參考流程,支持聯(lián)電的65nm工藝。新流程包括基于UnifiedPowerFormat標(biāo)準(zhǔn)的RTL-to-GDSII設(shè)計(jì)功能。

  Magma和聯(lián)電也公布了基于聯(lián)電65nm工藝庫的低功耗RTL-to-GDSII設(shè)計(jì)流程。



關(guān)鍵詞: 聯(lián)電 EDA 450mm晶圓 EDA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉