Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗、實現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費電子、無線和有線網(wǎng)絡(luò)市場的公司尤其可貴。

　　“今年初，Cadence勾畫出它擴(kuò)張到系統(tǒng)級相關(guān)領(lǐng)域的戰(zhàn)略，這是我們一個叫做的‘Sydney’重要內(nèi)部聯(lián)盟倡議的一部分，”Cadence產(chǎn)品與技術(shù)部執(zhí)行副總裁Jim Miller說，“C-to-Silicon Compiler是我們提供的第一款新產(chǎn)品，這是我們?nèi)P愿景的一部分，讓客戶可以減少系統(tǒng)規(guī)格與設(shè)計實現(xiàn)之間的反復(fù)，并為IP創(chuàng)建與復(fù)用提高設(shè)計師的生產(chǎn)力,這些在消費電子、無線和有線網(wǎng)絡(luò)市場是特別重要的。”

　　C-to-Silicon Compiler讓工程師可以在更高的提取級別上工作，并且?guī)椭布⒓軜?gòu)的分析自動進(jìn)行。設(shè)計師的生產(chǎn)力大大提高，因為該技術(shù)可以自動轉(zhuǎn)化和優(yōu)化從C/C++和SystemC到可綜合的Verilog® RTL (包含斷言)所描述的提取行為，進(jìn)行實現(xiàn)、驗證和SoC集成。

　　C-to-Silicon Compiler有兩個非常與眾不同的性能: 嵌入式邏輯綜合, 使用 Cadence Encounter® RTL Compiler 全局綜合確保高精確性和高質(zhì)量的執(zhí)行結(jié)果用于混合控制和數(shù)據(jù)分支的設(shè)計.; 以及一個 behavior-structure-timing 數(shù)據(jù)庫提供可以實現(xiàn)真實的增量綜合, 例如, 只重新綜合設(shè)計更改的部分, 而其余的部分不動. 最后, 是支持驗證, C-to-Silicon Compiler生成RTL的快速時序精準(zhǔn)的硬件模型, 使用Incisive®硬件模擬和 Palladium®/Xtreme® 仿真加速產(chǎn)品進(jìn)行快速映射到RTL驗證.

　　The C-to-Silicon Compiler 技術(shù)由大量來自客戶的投入開發(fā)而成,例如Hitachi 和Renesas, 他們正在進(jìn)行從系統(tǒng)級IP開始的IC產(chǎn)品開發(fā)..

　　“從早期階段，Renesas就已經(jīng)評估了C-to-Silicon Compiler，并在其開發(fā)過程中為Cadence提供了廣泛的指導(dǎo)，”瑞薩技術(shù)公司LSI產(chǎn)品技術(shù)部設(shè)計技術(shù)部門總經(jīng)理Hisaharu Miwa說，“我們已經(jīng)發(fā)現(xiàn)，C-to-Silicon Compiler在現(xiàn)有RTL基礎(chǔ)設(shè)計流程之上大大改良，我們最近已經(jīng)將其應(yīng)用于很多新IP設(shè)計中，讓Renesas的工程師獲得卓越的生產(chǎn)力。”

　　“Hitachi同Cadence合作進(jìn)行C-to-Silicon Compiler開發(fā)已經(jīng)兩年多了, 我們對結(jié)果非常滿意,” Hitachi硬件 MONOZUKURI部門-MONOZUKURI Innovation Operation設(shè)計平臺中心經(jīng)理Teruhisa Shimizu說,  “我們正在規(guī)劃將C-to-Silicon Compiler 用于幾個產(chǎn)品的設(shè)計中. 這一機(jī)器自動生成的RTL相當(dāng)于或者更優(yōu)于人工生成的RTL,但是只需花費更少的精力. 我們期望這一新的技術(shù)將充分地提升生產(chǎn)力并在Hitachi 開發(fā)新的系統(tǒng)設(shè)計中提升品質(zhì)..”

　　“半導(dǎo)體供應(yīng)商與嵌入式系統(tǒng)制造商面臨巨大壓力，要大大縮短開發(fā)周期，并提高工程效率。新設(shè)計的復(fù)雜性，以及在工程階段早期檢驗硬件和軟件的需要，正在驅(qū)動客戶和供應(yīng)商對能夠描述更高提取層上硬件的技術(shù)提供支持，而這也恰好符合RTL設(shè)計與驗證流程，” Venture Development Corporation嵌入式軟件部高級分析師兼程序經(jīng)理Matt Volckmann說，“。這次宣布推出C-to-Silicon 編譯器，Cadence有了更好的市場定位，利用其在系統(tǒng)驗證方面的領(lǐng)先地位，拓展到系統(tǒng)設(shè)計領(lǐng)域。”

　　該Cadence C-to-Silicon Compiler目前已經(jīng)限量提供。Cadence C-to-Silicon Compiler將會在7月17日開始舉辦的CDNLive Japan會議中演示。詳情請訪問：www.cadence.com.