基于ADSP-TS201S的圖像采集處理系統(tǒng)(05-100)

　　引言

　　隨著人們對實時信號處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展，作為數(shù)字信號處理核心和標(biāo)志的數(shù)字信號處理器DSP芯片得到了快速的發(fā)展和應(yīng)用。它不但可以廣泛應(yīng)用于通信系統(tǒng)、圖形/圖像處理、雷達(dá)聲納、醫(yī)學(xué)信號處理等實時信號處理領(lǐng)域。就ADI公司而言，繼16-bit定點ADSP21xx和32-bit浮點ADSP21xxx系列之后，日前又推出了TigerSHARC系列的新型器件。本文介紹使用該系列中的ADSP-TS201S芯片實現(xiàn)一個圖像采集處理系統(tǒng)的設(shè)計方案。

　　系統(tǒng)總體方案

　　該系統(tǒng)可以完成圖像的采集、處理和顯示，從而實現(xiàn)目標(biāo)識別與跟蹤的智能信號處理。該系統(tǒng)是對攝像機數(shù)字，模擬兩路視頻數(shù)據(jù)進(jìn)行采集，處理后通過PCI總線在PC機上顯示出來。整個系統(tǒng)主要由視頻信號采集模塊、DSP圖像處理模塊、PCI接口模塊三個部分組成(圖1)。

 

　　圖1 圖像采集處理系統(tǒng)框圖

　　系統(tǒng)的各個功能模塊電路設(shè)計

　　·視頻信號采集模塊

　　攝像機提供兩路視頻信號：一路模擬視頻，一路數(shù)字視頻。

　　模擬視頻信號經(jīng)過鉗位校正、放大后，將信號送入到A/D轉(zhuǎn)換器，再經(jīng)FPGA鎖存后將視頻信號發(fā)送給DSP1;經(jīng)視頻同步分離電路，由LM1881分離出模擬視頻的行、場同步信號，用于控制視頻數(shù)據(jù)采集到DSP1，以便進(jìn)行圖像處理。鉗位校正、視頻同步電路如圖2所示。模擬視頻經(jīng)運放輸入，將中心電平調(diào)到3.3V，加到A/D輸入端。A/D轉(zhuǎn)換后的數(shù)據(jù)進(jìn)入FPGA鎖存。運放均采用ADI公司的AD8047AR，A/D轉(zhuǎn)換器采用ADI公司的AD9050。AD9050為10位A/D轉(zhuǎn)換器，取其高8位進(jìn)入FPGA。采樣時鐘12MHz，與數(shù)字視頻信號相同。由FPGA對48MHz時鐘四分頻產(chǎn)生。

 

　　圖2 模擬視頻輸入轉(zhuǎn)換電路