NXP推出符合最新JEDEC接口標準的高速轉(zhuǎn)換器

　　恩智浦半導體(NXP Semiconductors，由飛利浦成立的獨立半導體公司)近日宣布將全力推出符合最新JEDEC JESD204A串行接口標準的高速數(shù)據(jù)轉(zhuǎn)換器。恩智浦即將面市的產(chǎn)品組合由新型高速16位模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)組成，此款基于JEDEC的數(shù)據(jù)轉(zhuǎn)換器將成為同系列中的領(lǐng)銜產(chǎn)品。

　　強調(diào)其遵守JEDEC接口標準的承諾，恩智浦將于下周參加在波士頓舉行的IEEE微波理論與技術(shù)協(xié)會(MTT-S)/國際微波年會(IMS)，在恩智浦站臺展示符合JESD204A標準的數(shù)據(jù)轉(zhuǎn)換器。展示活動將演示恩智浦DAC1408D650與Xilinx Virtex-5 FPGA的互通性，前者是一種雙通道、四條JESD204A數(shù)據(jù)線、采樣速度達每秒650 M的DAC。

　　恩智浦JEDEC JESD204A ADC與DAC具有卓越的高輸入頻率線性度性能，可與萊迪思(Lattice)、阿爾特拉(Altera)及賽靈思(Xilinx)等推出的高性價比FPGA實現(xiàn)全面互通。相比傳統(tǒng)的并行數(shù)字接口，最新的JEDEC串行數(shù)字接口為高速數(shù)據(jù)采集工程師提供了強大的設計方案。對于14位雙通道數(shù)據(jù)轉(zhuǎn)換器，新型JEDEC JESD204A接口只需使用6路互連信號，而一個并行接口則需要耗用整整28路互連信號，可見JEDEC JESD204A可以省下將近80%的連接線路。

　　“恩智浦最新兼容JESD204A的系列轉(zhuǎn)換器將使高速信號處理系統(tǒng)設計的經(jīng)濟性得到改善。 大幅減少PCB尺寸以及減少20%的板層數(shù)使成本大大降低的同時也使轉(zhuǎn)換器本身的價格不斷降低，”恩智浦模擬與混合信號產(chǎn)品部副總裁John Croteau表示：“隨著與主流FPGA供應商的JESD204A IP 塊實現(xiàn)互聯(lián)， 制造商們可以快速將產(chǎn)品推向市場，并因使用工業(yè)標準架構(gòu)而得益， 成本和供應鏈將得到更有效的控制。”

　　JEDEC JESD204A接口還可保證更高的互連信號完整性，提供單比特位錯誤檢測功能，并且無需改變PCB印刷電路板的設計即可實現(xiàn)系統(tǒng)性能升級。這些技術(shù)特色也為系統(tǒng)設計師帶來了顯著的商業(yè)優(yōu)勢，如降低系統(tǒng)成本、提高系統(tǒng)可靠性、提高功能集成度、縮短上市時間以及降低設計復雜程度等。新型數(shù)據(jù)轉(zhuǎn)換器主要用于宏蜂窩基站、醫(yī)療成像設備、高速儀器、視頻廣播設備、軍事數(shù)據(jù)采集應用等領(lǐng)域，凸顯了恩智浦為滿足高速數(shù)據(jù)轉(zhuǎn)換器市場的需求所做的不懈努力。

　　萊迪思半導體公司高密度FPGA戰(zhàn)略營銷總監(jiān)Shakeel Peera表示：“萊迪思非常高興能夠與恩智浦合作，確保我們的ECP3 FPGA與恩智浦的JESD204A數(shù)據(jù)轉(zhuǎn)換器之間實現(xiàn)無縫互通。高附加值、低功率的FPGA與高性能的數(shù)據(jù)轉(zhuǎn)換器相結(jié)合，能夠幫助我們共同的從事無線基礎設施的客戶大幅節(jié)約成本、減少功耗，同時也不影響吞吐量和性能。”

　　恩智浦新型數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品組合以極具競爭力的功耗實現(xiàn)非凡的動態(tài)性能，而這一點正是設備設計師在設法提高能效、降低客戶總擁有成本的過程中會考慮的重要因素。憑借在小信號射頻產(chǎn)品、射頻功率放大器及高速數(shù)據(jù)轉(zhuǎn)換器領(lǐng)域的強大實力，恩智浦能以獨特優(yōu)勢提供從天線到數(shù)字基帶處理器在內(nèi)的完整信號鏈產(chǎn)品組合，幫助從事LTE、WiMAX和多載波GSM/EDGE系統(tǒng)設計的無線通信基礎設施OEM廠商。除了這一重點細分市場外，恩智浦新型高速16位數(shù)據(jù)轉(zhuǎn)換器還面向各類工業(yè)設備設計領(lǐng)域，上述領(lǐng)域往往要求較高的線性度和較低的噪聲系數(shù)。