負載點降壓穩(wěn)壓器及其穩(wěn)定性檢查方法

　　引言

　　即使擁有簡單易用的器件配合，但有時候仍然很難單憑計算去預計控制環(huán)路的穩(wěn)定性。然而，有一個簡單的方法可以在無需使用昂貴的網(wǎng)絡分析儀下，計算出任何開關電源的0dB交叉頻率及相位裕度。下面，我們將解釋設立測試電路的方法，以及除了負載瞬態(tài)測試外，還有什么方法可更深入了解某設計的控制環(huán)路穩(wěn)定性。

　　負載點穩(wěn)壓器的特性

　　一般的負載點電壓調(diào)節(jié)都會把諸如是5V的低輸入電壓降低至2.5V、1.8V、1.1V或甚至更低的輸出電壓，而不少要求低輸入電壓的應用均傾向使用大電流。FPGA及ASIC這兩種電路是設有負載點穩(wěn)壓器的典型電源負載的例子，它們均具有特殊的電源管理要求，尤其是高性能的FPGA，一般均要求多個電源軌，例如芯核和輸入/輸出需要兩個電源軌是很常見的情況?？墒牵行〧PGA需要的電源軌數(shù)量更多，其真正的電流要求則視FPGA的實際用途而定。對于某些FPGA來說，其他需要注意的地方包括供電電壓的單調(diào)啟動及各電源軌的上電定序。

　　基于以上的要求，單靠一個電源管理電路實不足擔當FPGA或類似負載的負載點電源。美國國家半導體的LM20000負載點穩(wěn)壓器系列具備各種規(guī)格，能夠在設計過程中互相替換。假如FPGA的最終代碼在開發(fā)期間被修改或被要求需要更大的電流時，可以改用LM20000系列中具備更大電流額定的成員，而此期間無需再花時間重新設計，因為系列中所有成員的特性均相互近似。假如一個系統(tǒng)采用多個不同的開關頻率，便很容易產(chǎn)生諸如差拍現(xiàn)象等頻率問題，而通過將多個負載點穩(wěn)壓器同步化便可解決這一問題。這些穩(wěn)壓器將會起動進入一個具備單調(diào)斜波特性的預偏置負載，以防止出現(xiàn)某些FPGA或ASIC的鎖存或類似行為。配合軟啟動及追蹤功能，便能夠根據(jù)個別FPGA或ASIC的類型來緊密控制起動。圖1所示為一個典型的大電流負載點電源的例子。由于電源管理電路內(nèi)同時包含了高邊及低邊功率晶體管，因此只需選用少量的外置元件及進行簡單的優(yōu)化程序便可。