ARM制成45nm SOI測(cè)試芯片 功耗降低40% 作者： 時(shí)間：2009-10-12 來(lái)源：電子產(chǎn)品世界 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 據(jù)ARM的研究人員的報(bào)道，公司制成的45nm SOI測(cè)試芯片和普通相同尺寸工藝相比，功耗可減少40%。該結(jié)果在近期的IEEE SOI Conference上發(fā)表。本文引用地址：http://m.butianyuan.cn/article/98763.htm
加入技術(shù)交流群
評(píng)論