首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga

Microsemi的SmartFusion2讓您的產(chǎn)品達(dá)到軍工級(jí)

  • 美高森美(Microsemi)公司的產(chǎn)品以低功率、安全性、可靠性為主要特色，為高價(jià)值市場(chǎng)提供半導(dǎo)體解決方案。近期又推出了SmartFusion2 SoC FPGA，與其他FPGA廠商注重工藝、門(mén)數(shù)和封裝不同，Microsemi公司SoC產(chǎn)品部門(mén)副總裁兼總經(jīng)理Esam Elashmawi主要就安全性、可靠性和低功耗幾方面介紹了此新產(chǎn)品。
  • 關(guān)鍵字： Microsemi  FPGA  SmartFusion  

基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

  • 1.引言隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開(kāi)銷在電路和系統(tǒng)總開(kāi)銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片
  • 關(guān)鍵字： FPGA  輸入  調(diào)變  生成器    

以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)

  • 內(nèi)容摘要: 介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)可以滿足實(shí)時(shí)性要求，設(shè)計(jì)中采用自頂向下的 ...
  • 關(guān)鍵字： 邏輯控制  數(shù)據(jù)采集系統(tǒng)  FPGA  

基于FPGA的通信接口模塊的設(shè)計(jì)

  • 內(nèi)容摘要：針對(duì)前端射頻及信號(hào)處理部分與中心機(jī)需要進(jìn)行遠(yuǎn)程通信的需要，設(shè)計(jì)了一款由FPGA實(shí)現(xiàn)的通信接口模塊。 ...
  • 關(guān)鍵字： FPGA  通信接口  光纖通信  

RF-FPGA項(xiàng)目授權(quán)開(kāi)發(fā)可編程射頻前端技術(shù)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DARPA  RF-FPGA  可編程  射頻前端  

Microsemi下一代SmartFusion2 SoC FPGA更安全、更可靠、更低功耗

  • 　　 致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)發(fā)布新的SmartFusion®2系統(tǒng)級(jí)芯片(system-on-chip，SoC)現(xiàn)場(chǎng)可編程門(mén)陣列(field programmable gate array，F(xiàn)PGA)系列。Microsemi下一代SmartFusion2 SoC FPGA設(shè)計(jì)用于滿足關(guān)鍵性工業(yè)、國(guó)防、航空、通訊和醫(yī)療應(yīng)用對(duì)先進(jìn)安全性、高可靠性和低功耗的基本需求。
  • 關(guān)鍵字： Microsemi  FPGA  SmartFusion  

利用Xilinx FPGA和存儲(chǔ)器接口生成器簡(jiǎn)化存儲(chǔ)器接口

  • FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時(shí)序余量的同時(shí)力爭(zhēng)實(shí)現(xiàn)更高性能，在這種情況下，存儲(chǔ)器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可靠。盡管如此，I/
  • 關(guān)鍵字： Xilinx  FPGA  存儲(chǔ)器接口  生成器    

基于IP模塊的PCI接口設(shè)計(jì)及FPGA實(shí)現(xiàn)

  • PCI局部總線不僅是目前最新的計(jì)算機(jī)總線，而且是一種兼容性最強(qiáng)、功能最全的計(jì)算機(jī)總線。它可同時(shí)支持多組外圍設(shè)備，而且不受制于處理器，為CPU及高速外圍設(shè)備提供高性能、高吞吐量、低延遲的數(shù)據(jù)通路。圖形用戶界面
  • 關(guān)鍵字： FPGA  PCI  IP模塊  接口設(shè)計(jì)    

淺談FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)

  • ASIC 和 FPGA 具有不同的價(jià)值主張，選擇其中之一之前，一定要對(duì)其進(jìn)行仔細(xì)評(píng)估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)。FPGA 和 ASIC 的設(shè)計(jì)優(yōu)勢(shì)比較FPGA 的設(shè)計(jì)優(yōu)勢(shì)更快的面市時(shí)間 - 無(wú)需布
  • 關(guān)鍵字： FPGA  ASIC    

FPGA設(shè)計(jì)時(shí)常用的開(kāi)發(fā)工具

  • FPGA開(kāi)發(fā)工具包括軟件工具和硬件工具兩種。其中硬件工具主要是FPGA廠商或第三方廠商開(kāi)發(fā)的FPGA開(kāi)發(fā)板及其下載線，另外還包括示波器、邏輯分析儀等板級(jí)的調(diào)試儀器。在軟件方面，針對(duì)FPGA設(shè)計(jì)的各個(gè)階段，F(xiàn)PGA廠商和ED
  • 關(guān)鍵字： FPGA  計(jì)時(shí)  開(kāi)發(fā)工具    

淺談FPGA基礎(chǔ)入門(mén)相關(guān)知識(shí)

  • 很多人對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么 出現(xiàn)配置芯片了,為什么要用不同的下載電纜,不同的下載模式?我就自己知道的一點(diǎn)東西談一些個(gè)人的見(jiàn)解,并發(fā)一些資料.有問(wèn)題大家也一起討
  • 關(guān)鍵字： FPGA  基礎(chǔ)  入門(mén)  相關(guān)知識(shí)    

賽靈思Virtex-5 FPGA的LTE仿真器的實(shí)現(xiàn)步驟

  • 功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高
  • 關(guān)鍵字： Virtex  FPGA  LTE  賽靈思    

FPGA+POWER PC架構(gòu)的實(shí)時(shí)飛行試驗(yàn)振動(dòng)數(shù)據(jù)分析系統(tǒng)

  • 引言在飛行試驗(yàn)過(guò)程中，飛行試驗(yàn)安全監(jiān)控對(duì)飛行試驗(yàn)的安全起著至關(guān)重要的作用。飛行試驗(yàn)本身具有相當(dāng)?shù)娘L(fēng)險(xiǎn)性，危及飛機(jī)和試飛員安全的因素錯(cuò)綜復(fù)雜、涉及面廣，不但包含飛機(jī)本身的因素，還包括許多外界條件。由于不
  • 關(guān)鍵字： POWER  FPGA  PC架構(gòu)  飛行    

Verilog HDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用

  • 1 引言近30年來(lái)，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來(lái)了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f(shuō)
  • 關(guān)鍵字： Verilog  FPGA  CPLD  HDL    

關(guān)于交換位技術(shù)如何改進(jìn)FPGA-PWM計(jì)數(shù)器性能

  • 簡(jiǎn)單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。當(dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時(shí)，很可能選擇使用如圖1的PWM模塊和簡(jiǎn)單低通濾波器。FPGA的輸出是固定頻率、計(jì)數(shù)器和數(shù)字比較器使占空比可變的典型波形
  • 關(guān)鍵字： FPGA-PWM  計(jì)數(shù)器  性能    
共6376條 203/426 |‹ « 201 202 203 204 205 206 207 208 209 210 » ›|

fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì) fpga的理解，并與今后在此搜索 fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473