fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

在FPGA上對(duì)OC8051IP核的修改與測(cè)試

引言
20世紀(jì)80年代初，Intel公司推出了MCS-51單片機(jī)，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產(chǎn)品。這些產(chǎn)品與MCS-51的系統(tǒng)結(jié)構(gòu)相同，采用CMOS工藝，因
關(guān)鍵字： FPGA 8051 OC IP

FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處...
關(guān)鍵字： FPGA ADSP TS201 總線接口設(shè)計(jì)

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì),0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來記錄信息的一種形式。圖像信息是人類認(rèn)識(shí)世界的重要知識(shí)來源。據(jù)學(xué)者統(tǒng)計(jì)，人類所得的信息有80％以上是來自眼睛攝取的圖像
關(guān)鍵字：采集系統(tǒng) 設(shè)計(jì) 視頻實(shí)時(shí) DSP FPGA 基于

用FPGA實(shí)現(xiàn)DSP與液晶顯示器的快速接口

　　隨著器件集成工藝的發(fā)展和Soc器件的出現(xiàn),現(xiàn)在的數(shù)字系統(tǒng)正在越來越多地采用可編程器件設(shè)計(jì)。這樣,不僅開發(fā)周期短,而且在價(jià)格和使用難易度上也顯示了很大的優(yōu)勢(shì)。更為重要的是,還能利用器件的現(xiàn)場(chǎng)可編程特性,根據(jù)
關(guān)鍵字：快速接口液晶顯示 DSP 實(shí)現(xiàn) FPGA LCD

MCS-51單片機(jī)與FPGA接口的邏輯設(shè)計(jì)

0 引言
FPGA是一種新興的可編程邏輯器件，可以取代現(xiàn)有的全部微機(jī)接口芯片，實(shí)現(xiàn)微機(jī)系統(tǒng)中的存儲(chǔ)器、地址譯碼等多種功能，具有更高的密度、更快的工作速度和更大的編程靈活性，被廣泛應(yīng)用于各種電子類產(chǎn)品中
關(guān)鍵字：邏輯設(shè)計(jì) 接口 FPGA 單片機(jī) MCS-51

基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)

0 引言
在電子信息領(lǐng)域，函數(shù)發(fā)生器(信號(hào)源)是通用的設(shè)備。近年來電子信息技術(shù)的飛速發(fā)展，使得各領(lǐng)域?qū)π盘?hào)源的要求在不斷提高。不但要求其頻率穩(wěn)定度和準(zhǔn)確度高，要求頻率改變的方便性，而且還要求可以產(chǎn)生
關(guān)鍵字： CycloneII FPGA DDFS 信號(hào)源

直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)

0 引言
載波同步是無線通信系統(tǒng)中一個(gè)重要的實(shí)際問題，是基帶信號(hào)處理的關(guān)鍵技術(shù)。導(dǎo)致載波頻率及相位不確定性的主要因素有：一是頻率源的漂移會(huì)引起載波頻率的漂移；二是電波傳輸?shù)臅r(shí)延會(huì)產(chǎn)生載波相位的偏移；
關(guān)鍵字： OQPSK FPGA 系統(tǒng) 載波

X-Fest 2010研討會(huì)將于1月在亞洲全面啟動(dòng)

　　安富利電子元件 (Avnet Electronics Marketing) 與賽靈思公司(Xilinx, Inc.)再次攜手舉辦X-Fest 2010系列研討會(huì)，并將展開亞洲之旅。此次環(huán)球研討會(huì)的亞洲行將于2010年1月12日在北京拉開帷幕，隨后將在中國大陸、臺(tái)灣、韓國、新加坡、澳大利亞及印度的其他十個(gè)城市相繼舉辦。　　這次X-Fest技術(shù)研討會(huì)在全球37個(gè)城市舉辦，其中包括亞洲地區(qū)的11個(gè)城市。這為期一天的研討會(huì)為FPGA、DSP和嵌入式系統(tǒng)設(shè)計(jì)人員提供實(shí)用的技能培訓(xùn)，它將提供多種時(shí)長75分鐘的
關(guān)鍵字： Avnet FPGA DSP

基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法

0　引　言
電動(dòng)機(jī)內(nèi)部故障的診斷與檢測(cè)是電動(dòng)機(jī)保護(hù) 的主要研究方向。近年來,其研究主要集中在兩方面:一方面是追尋保護(hù)理論上的突破,逐步由定性說明到定量分析;另一方面是在實(shí)現(xiàn)手段上的發(fā)展,逐步
關(guān)鍵字： FPGA 電動(dòng)機(jī) 微機(jī)保護(hù) 實(shí)現(xiàn)方法

基于FPGA的2M誤碼測(cè)試儀系統(tǒng)的設(shè)計(jì)方案

0引言無論是何種通信新業(yè)務(wù)的推出和運(yùn)營，都離不開強(qiáng)力有效且高可靠的傳輸系統(tǒng)。隨之而帶來的問題...
關(guān)鍵字： FPGA Cyclone 2M誤碼測(cè)試儀

基于FPGA的高速路由查找算法

0 引言
隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大，路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡管采用CIDR技術(shù)能產(chǎn)生聚集路由，但路由器的路由表項(xiàng)還是很大，使得路由查找成為高，速路由器的瓶頸。因此，
關(guān)鍵字： FPGA 路由查找算法

賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)日前宣布，作為公司目標(biāo)設(shè)計(jì)平臺(tái)最新一步的發(fā)展，賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件。目標(biāo)設(shè)計(jì)平臺(tái)是賽靈思公司幫助開發(fā)人員在FPGA 設(shè)計(jì)時(shí)專注于產(chǎn)品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開發(fā)平臺(tái)可大幅縮短實(shí)現(xiàn)最佳系統(tǒng)性能所需的時(shí)間，同時(shí)還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對(duì)嵌入式處理、DSP，以及構(gòu)建要求高速串行連接功能的系統(tǒng)，為設(shè)計(jì)團(tuán)隊(duì)提供了專門針對(duì)設(shè)計(jì)流程而精
關(guān)鍵字： Xilinx 開發(fā)套件 Virtex FPGA

Altera 推出其面向 Stratix IV FPGA 的最新開發(fā)套件

　　Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計(jì)環(huán)境，其中包括迅速開始其高密度原型產(chǎn)品設(shè)計(jì)所需的硬件和軟件。　　Stratix IV E FPGA 開發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE)，比當(dāng)前市場(chǎng)上同類競(jìng)爭(zhēng)產(chǎn)品的 FPGA 性能平均高 25%。S
關(guān)鍵字： Altera Stratix FPGA

基于FPGA和DDS的信號(hào)源設(shè)計(jì)

基于FPGA和DDS的信號(hào)源設(shè)計(jì),1 引言
直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比，DDS具有頻率切換時(shí)間短、頻率分辨率
關(guān)鍵字：設(shè)計(jì) 信號(hào)源 DDS FPGA 基于 FPGA，DDS，Verilog HDL

基于FPGA的高速數(shù)字相關(guān)器設(shè)計(jì)

　摘要：在數(shù)字通信的數(shù)據(jù)傳輸過程中，需要保持?jǐn)?shù)據(jù)在傳輸過程中的同步，因此要在數(shù)據(jù)傳輸過程中插入幀同步字進(jìn)行檢測(cè)，從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過程中出現(xiàn)的異步問題。文中提出了一種采用流水線技術(shù)、
關(guān)鍵字： FPGA 高速數(shù)字