首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之： FPGA內(nèi)部結(jié)構(gòu)設(shè)計(jì)

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：主機(jī)應(yīng)用程序和驅(qū)動(dòng)程序的接口設(shè)計(jì)

  • 通過調(diào)用PCI設(shè)備驅(qū)動(dòng)程序的例程，我們可以實(shí)現(xiàn)操作系統(tǒng)對(duì)PCI設(shè)備的控制。但是直接調(diào)用例程進(jìn)行編程往往顯得不夠直接，也不具有足夠的針對(duì)性。因此在高級(jí)語言里面對(duì)PCI設(shè)備或者信號(hào)采集設(shè)備的控制，往往是調(diào)用已經(jīng)封裝過的例程。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  驅(qū)動(dòng)程序  主機(jī)應(yīng)用程序  接口設(shè)計(jì)  FPGA  

一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案

  • 在DSP系統(tǒng)上運(yùn)行的程序，系統(tǒng)上電復(fù)位后需要加載程序到DSP的程序存儲(chǔ)器內(nèi)。這是使用外部加載模式時(shí)的系統(tǒng)開發(fā)不可缺少的環(huán)節(jié)。針對(duì)實(shí)際需求，提出了一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案，并介紹了設(shè)計(jì)思想和實(shí)現(xiàn)過程。實(shí)際應(yīng)用的試驗(yàn)證明，提出的加載方案有效且簡(jiǎn)單易行。
  • 關(guān)鍵字： FIFO  程序固化  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：PCI卡的驅(qū)動(dòng)程序設(shè)計(jì)

  • 設(shè)計(jì)完成的信號(hào)采集設(shè)備在插入計(jì)算機(jī)后，在對(duì)其進(jìn)行控制之前，需要編寫基于操作系統(tǒng)平臺(tái)上的驅(qū)動(dòng)程序。設(shè)備驅(qū)動(dòng)程序是一個(gè)包含了許多操作系統(tǒng)可調(diào)用例程的容器，這些例程可以使硬件設(shè)備執(zhí)行相應(yīng)的動(dòng)作，它是硬件與上層軟件之間溝通的橋梁。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  驅(qū)動(dòng)程序  WDM驅(qū)動(dòng)程序  過濾驅(qū)動(dòng)程序  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)工作原理分析

  • 如前所述，一個(gè)完整的信號(hào)采集系統(tǒng)，除了具備信號(hào)輸入單元、信號(hào)處理單元和信號(hào)輸出單元外，還需要緩沖區(qū)、時(shí)鐘以及電源等相關(guān)系統(tǒng)。如圖13.2所示是本案例信號(hào)采集系統(tǒng)的結(jié)構(gòu)框圖。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  數(shù)據(jù)總線  控制總線  地址總線  FPGA  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)RS-232C串行接口

  • RS-232C標(biāo)準(zhǔn)最初是為遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE（Data Terminal Equipment）與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment）而制定的。因此這個(gè)標(biāo)準(zhǔn)的制定，并未考慮計(jì)算機(jī)系統(tǒng)的應(yīng)用要求。
  • 關(guān)鍵字： RS-232C串行接口  UART  FPGA  

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：FPGA在其他視頻和圖像處理系統(tǒng)中的應(yīng)用

一種混沌組合序列密碼電路設(shè)計(jì)與復(fù)雜度分析方法

  • 在密碼學(xué)領(lǐng)域，利用密碼技術(shù)對(duì)傳輸信息進(jìn)行加密發(fā)送、解密接收，是一種行之有效的方法。密碼學(xué)發(fā)展至今已有許多優(yōu)秀的算法發(fā)明并得到應(yīng)用，例如私鑰密碼體制中的DES密碼、IDEA密碼、序列密碼；公鑰密碼體制中的RSA密碼、橢圓曲線密碼等，他們各有設(shè)計(jì)特點(diǎn)和對(duì)應(yīng)的應(yīng)用領(lǐng)域，其中序列密碼一直是密碼學(xué)中最重要的加密方式之一。利用組合LFSR序列作為序列密碼的前饋電路，可充分利用m序列的良好統(tǒng)計(jì)特性和加大輸出序列周期和線性復(fù)雜度的優(yōu)勢(shì)，但如何在保證前饋電路輸出統(tǒng)計(jì)特性不被破壞的基礎(chǔ)上，置換與混亂輸出關(guān)系，增強(qiáng)密碼的保密性
  • 關(guān)鍵字： 混沌組合序列  密碼電路  復(fù)雜度  密碼技術(shù)  FPGA  

低價(jià)位嵌入式處理開發(fā)套件--Spartan-3E 1600E

  • Spartan-3E 1600E 開發(fā)套件支持靈活的 MicroBlaze 軟處理設(shè)計(jì)
  • 關(guān)鍵字： LED  DAC  ADC  FPGA  RISC  

PCI Express 的市場(chǎng)、趨勢(shì)和應(yīng)用

  • Virtex-5 LXT 器件中內(nèi)置的 PCI Express 解決方案能夠顯著降低功耗和面積。
  • 關(guān)鍵字： PCIExpress  FPGA  

生成有效的板支持包

  • 具有嵌入式處理器的 平臺(tái) FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個(gè)可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。
  • 關(guān)鍵字： Xilinx  BSP  Mac  FPGA  EDK  UART  MLD  

基于ARM+FPGA的食用花生油質(zhì)量快速檢測(cè)儀的設(shè)計(jì)

  • 采用ARM＋FPGA結(jié)構(gòu)給出一種高性能的便攜式食用花生油質(zhì)量快速分析儀的設(shè)計(jì)。將可編程片上系統(tǒng)應(yīng)用到儀器開發(fā)中，簡(jiǎn)化系統(tǒng)硬件電路，提高系統(tǒng)設(shè)計(jì)靈活性。充分利用ARM芯片的高效控制功能結(jié)合FPGA靈活的多硬件接口模擬特性，便于攜帶，適合現(xiàn)場(chǎng)免化學(xué)試劑快速檢測(cè)。
  • 關(guān)鍵字： ARM  檢測(cè)儀  FPGA  

全新EDK8.1簡(jiǎn)化嵌入式設(shè)計(jì)

面向 FPGA 的 ESL 工具

  • 幫助軟件開發(fā)者進(jìn)行可編程硬件設(shè)計(jì)
  • 關(guān)鍵字： ESL  FPGA  

MATLAB 算法面向 FPGA 的浮點(diǎn)定點(diǎn)轉(zhuǎn)換

共6383條 87/426 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

fpga介紹

您好，目前還沒有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì) fpga的理解，并與今后在此搜索 fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473