pcie 文章 進(jìn)入 pcie技術(shù)社區(qū)
PCIE 3.0的動(dòng)態(tài)均衡測試挑戰(zhàn)
- 一、PCIE 3.0中使用的動(dòng)態(tài)均衡概念因?yàn)镻CIE 3.0信號(hào)的速率可以達(dá)到8Gb/s,而且鏈路通道走線也可能會(huì)很長,這可能會(huì)導(dǎo)致高速信號(hào)衰減過大,在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設(shè)置,以
- 關(guān)鍵字: PCIE 3.0 動(dòng)態(tài)均衡 測試
PCIE 3.0的發(fā)射機(jī)物理層測試
- 一、PCIE 3.0與 PCIE 2.0PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個(gè)區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù),PCIE 2.0中使用了8B/10B編碼,即將每8位有效數(shù)據(jù)編碼為10位
- 關(guān)鍵字: PCIE 3.0 發(fā)射機(jī) 物理層測試
RapidIO的應(yīng)用與未來
- 在嵌入式設(shè)計(jì)中,RapidIO是一個(gè)重要的、并得到廣泛應(yīng)用的接口標(biāo)準(zhǔn)。帶著對RapidIO的技術(shù)本身及其未來前景的疑問,筆者借RTA年會(huì)的機(jī)會(huì)專訪了據(jù)RapidIO行業(yè)協(xié)會(huì)創(chuàng)始人兼執(zhí)行董事Sam Fuller先生。 RapidIO行業(yè)協(xié)會(huì)創(chuàng)始人兼執(zhí)行董事Sam Fuller先生 RapidIO行業(yè)協(xié)會(huì)誕生于2000年,其主要目標(biāo)是為嵌入式系統(tǒng)開發(fā)可靠的、 高性能、 基于包交換的互連技術(shù),2001年正式發(fā)表了第一代RapidIO基本規(guī)范,到現(xiàn)在已發(fā)布RapidIO 2.2正式規(guī)范,第三的規(guī)范
- 關(guān)鍵字: RapidIO IDT PCIe
安森美推出新時(shí)鐘及數(shù)據(jù)、開關(guān)及保護(hù)器件
- 應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor,美國納斯達(dá)克上市代號(hào):ONNN)推出一系列新元器件,大幅增強(qiáng)公司用于路由器、服務(wù)器、網(wǎng)絡(luò)設(shè)備及自動(dòng)測試設(shè)備(ATE)等通信系統(tǒng)之外圍元件高速互連PCI Express(簡稱PCIe)應(yīng)用的產(chǎn)品陣容。
- 關(guān)鍵字: 安森美保護(hù)器件 PCIe
基于Wishbone和端點(diǎn)IP的PCIE接口設(shè)計(jì)
- 摘要:介紹了FPGA內(nèi)嵌的PCI Express硬核端點(diǎn)模塊和Wishbone片上總線規(guī)范。應(yīng)用VHDL語言,編程實(shí)現(xiàn)了Wishbone總線的主從端口,以及TLP包的編碼和解碼功能。在FPGA上運(yùn)行程序并使用Chipscope測試時(shí)序波形,驗(yàn)證了接口數(shù)
- 關(guān)鍵字: Wishbone PCIE 接口設(shè)計(jì)
Silicon Labs公司推出PCI Express定時(shí)芯片
- 高性能模擬與混合信號(hào)IC領(lǐng)導(dǎo)廠商Silicon Laboratories (芯科實(shí)驗(yàn)室有限公司, NASDAQ: SLAB)今日宣布擴(kuò)展其PCI Express(PCIe)時(shí)鐘發(fā)生器和時(shí)鐘緩沖器產(chǎn)品組合,為業(yè)界提供范圍最廣的時(shí)鐘解決方案,以滿足PCIe Gen 1/2/3標(biāo)準(zhǔn)的嚴(yán)格要求。Silicon Labs擴(kuò)展的PCIe定時(shí)產(chǎn)品組合包括現(xiàn)用Si5214x時(shí)鐘發(fā)生器和Si5315x時(shí)鐘緩沖器,此兩款產(chǎn)品針對功耗和成本敏感型PCIe應(yīng)用;同時(shí)還包括針對FPGA和SoC設(shè)計(jì)應(yīng)用的Si5335網(wǎng)絡(luò)定制時(shí)鐘發(fā)生
- 關(guān)鍵字: Silicon 芯片 PCIe
NI發(fā)布基于NI RIO技術(shù)的全新視覺與運(yùn)動(dòng)控制硬件
- 美國國家儀器有限公司(National Instruments,簡稱NI)近日為NI可重復(fù)配置I/O(RIO)技術(shù)推出兩項(xiàng)全新的補(bǔ)充技術(shù),包括用于高級嵌入式視覺應(yīng)用的可重復(fù)配置的Camera Link圖像采集卡,和用于NI CompactRIO平臺(tái)的運(yùn)動(dòng)控制模塊。NI PCIe-1473R圖像采集卡是一塊基于PC技術(shù)的嵌入式視覺板卡,將現(xiàn)場可編程門陣列(FPGA)和Camera Link接口結(jié)合,幫助工程師創(chuàng)建高性能嵌入式成像和檢測應(yīng)用。NI 9502 無刷伺服驅(qū)動(dòng)C系列模塊可讓工程??師直接在可重復(fù)配置
- 關(guān)鍵字: NI RIO NI PCIe-1473R NI 9502
基于PCIE/104總線的高速數(shù)據(jù)接口設(shè)計(jì)
- 基于PCIE/104總線的高速數(shù)據(jù)接口設(shè)計(jì),摘要:PC/104作為一種工業(yè)嵌入式的總線標(biāo)準(zhǔn),由于其小尺寸結(jié)構(gòu)、低功耗,以及軟件通用性而被廣泛用于航空航天、工業(yè)控制等領(lǐng)域。這里主要介紹了下一代總線技術(shù)PCIE總線在PC/104標(biāo)準(zhǔn)下的應(yīng)用。闡述了數(shù)據(jù)接口卡的系
- 關(guān)鍵字: 接口 設(shè)計(jì) 數(shù)據(jù) 高速 PCIE 總線 基于
pcie介紹
您好,目前還沒有人創(chuàng)建詞條 pcie!
歡迎您創(chuàng)建該詞條,闡述對 pcie的理解,并與今后在此搜索 pcie的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對 pcie的理解,并與今后在此搜索 pcie的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473