數(shù)模轉(zhuǎn)換器文章進(jìn)入數(shù)模轉(zhuǎn)換器技術(shù)社區(qū)

復(fù)雜的發(fā)送信號鏈設(shè)計，試試差分轉(zhuǎn)單端射頻放大器吧！

傳統(tǒng)的射頻 (RF) 發(fā)送信號鏈通常使用數(shù)模轉(zhuǎn)換器 (DAC) 來生成基帶信號。然后，使用射頻混頻器和本地振蕩器將此信號上變頻為所需的射頻頻率。射頻 DAC 技術(shù)取得進(jìn)步，現(xiàn)在允許直接以所需的射頻頻率生成信號，從而顯著簡化射頻發(fā)送信號鏈的設(shè)計和復(fù)雜性。高頻射頻 DAC 具有平衡差分輸出，而射頻發(fā)送鏈和天線為單端。過去，射頻工程師使用兩種器件（即無源平衡-非平衡變壓器和中間級射頻增益塊）來執(zhí)行差分至單端 (D2S) 轉(zhuǎn)換并提高射頻信號的功率。但是，無源平衡-非平衡變壓器具有多種局限性，包括印刷電路板 (PC
關(guān)鍵字：信號鏈放大器數(shù)模轉(zhuǎn)換器

數(shù)模轉(zhuǎn)換器的開環(huán)校準(zhǔn)技術(shù)

原則上，您向DAC提供數(shù)字輸入，并提供精確的輸出電壓。實際上，輸出電壓的精度受DAC和信號鏈中其他元件的增益和失調(diào)誤差的影響。系統(tǒng)設(shè)計人員必須補償這些誤差，以獲得精確的輸出電壓。這可以通過外部組件和制造后修整來實現(xiàn)。數(shù)字校準(zhǔn)修改發(fā)送到DAC的輸入，從而考慮增益和失調(diào)誤差，從而消除了對外部元件和微調(diào)的需求。原則上，您向DAC提供數(shù)字輸入，并提供精確的輸出電壓。實際上，輸出電壓的精度受DAC和信號鏈中其他元件的增益和失調(diào)誤差的影響。系統(tǒng)設(shè)計人員必須補償這些誤差，以獲得精確的輸出電壓。這可以通過外部組件和制造后
關(guān)鍵字：數(shù)模轉(zhuǎn)換器

基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器

電路中變壓器T可用晶體管收音機用的502型音頻輸出變壓器，次級作為升壓變壓器的初級，初級中間的抽頭不用，兩端抽頭作為升壓變壓器的次級。如果找不到合適的變壓器，也可以用收音機輸人輸出變壓器的硅鋼片自制，初級用直徑為0.25mm的高強度漆包線繞110匝，次級用直徑0.21mm的高強度漆包線繞520匝。初次級間要加一層絕緣紙，并注意初次級線圈的同名端。將具有信號處理功能的FPGA與現(xiàn)實世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實世界相連接，而所有工程師都
關(guān)鍵字： FPGA 數(shù)模轉(zhuǎn)換器

意法半導(dǎo)體推出下一代衛(wèi)星用2.5V抗輻射加固數(shù)模轉(zhuǎn)換器

意法半導(dǎo)體RHRDAC121抗輻射加固數(shù)模轉(zhuǎn)換器 (DAC)的最低工作電壓為 2.5V，適用于老式 3.3V數(shù)模轉(zhuǎn)換器不支持的現(xiàn)代低功耗系統(tǒng)設(shè)計。新產(chǎn)品是內(nèi)置逐次逼近寄存器 (SAR)的12 位1Msps數(shù)模轉(zhuǎn)換器，在最高轉(zhuǎn)換速率和電源電壓時功耗僅為0.6mW，這種低功耗設(shè)計有助于降低下一代衛(wèi)星的尺寸、重量和功耗 (SWaP)。典型應(yīng)用包括遙測、內(nèi)務(wù)管理和精密傳感器增益調(diào)整。功能特性包括SPI兼容串行輸出、內(nèi)部電壓基準(zhǔn)和自動上電復(fù)位至零伏輸出，這些功能可以用最少的外部組件實現(xiàn)高精度，降低電路復(fù)雜性和電路板
關(guān)鍵字：意法半導(dǎo)體抗輻射數(shù)模轉(zhuǎn)換器

了解和使用no-OS及平臺驅(qū)動程序

快速發(fā)展的技術(shù)需要軟件支持（固件驅(qū)動程序和代碼示例）來簡化設(shè)計導(dǎo)入過程。本文介紹如何利用no-OS（無操作系統(tǒng)）驅(qū)動程序和平臺驅(qū)動程序來構(gòu)建ADI（亞德諾半導(dǎo)體）公司精密模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的應(yīng)用固件，這些器件在速度、功耗、尺寸和分辨率方面提供高水平的性能。
關(guān)鍵字： ADI 模數(shù)轉(zhuǎn)換器數(shù)模轉(zhuǎn)換器 no-OS 202203

基于STM 32和AD 5791的高精度數(shù)模轉(zhuǎn)換電路設(shè)計

　　崔海朋（青島杰瑞工控技術(shù)有限公司?青島266071）　　摘?要：現(xiàn)在很多智能儀表中，要求有超高精度的電壓信號輸出，而且要求刷新率高、噪聲低，常規(guī)的處理電路比較復(fù)雜，難以實現(xiàn)自動校準(zhǔn)。為了解決該問題，采用了20位的高精度數(shù)模轉(zhuǎn)換器（DAC）AD5791，并應(yīng)用于基于STM32的測量儀表中。本文詳細(xì)介紹了軟硬件設(shè)計。此系統(tǒng)實現(xiàn)了超高精度的單路可調(diào)電壓輸出，精度高和噪聲低?！　￡P(guān)鍵詞：數(shù)模轉(zhuǎn)換器；STM32；AD5791　　0 引言　　現(xiàn)在很多智能測量儀表要求具有超高精度的電壓信號，同時要求高穩(wěn)定性、高線形
關(guān)鍵字： 202006 數(shù)模轉(zhuǎn)換器 STM32 AD5791

集成電路數(shù)模轉(zhuǎn)換器的原理及作用是什么?

集成電路數(shù)模轉(zhuǎn)換器都是二進(jìn)制輸入的，而用運放構(gòu)成的數(shù)模轉(zhuǎn)換器則不受數(shù)制和位數(shù)的限制。它運用了運放的反相加法器原理，如圖1所示。當(dāng)運放的增益足夠
關(guān)鍵字：集成電路數(shù)模轉(zhuǎn)換器

數(shù)模轉(zhuǎn)換器構(gòu)成開環(huán)、閉環(huán)和“設(shè)定后便不需再過問”系統(tǒng)的核心

當(dāng)選擇數(shù)模轉(zhuǎn)換器 (DAC) 時，設(shè)計師可以從種類繁多的 IC 中選擇。DAC 可以針對具體的應(yīng)用劃分成很多不同類別。不過，DAC 的劃分也可以簡化，僅分成 DC
關(guān)鍵字：數(shù)模轉(zhuǎn)換器開環(huán) 閉環(huán) 核心

數(shù)模轉(zhuǎn)換器的基本原理及DAC類型簡介

數(shù)模轉(zhuǎn)換器的基本原理及DAC類型簡介-數(shù)模轉(zhuǎn)換器（DAC）是將數(shù)字量轉(zhuǎn)換成模擬量，完成這個轉(zhuǎn)換的器件叫做數(shù)模轉(zhuǎn)換器。本文將介紹數(shù)模轉(zhuǎn)換器的概念、原理、主要技術(shù)指標(biāo)以及不同類型DAC特點進(jìn)行介紹。
關(guān)鍵字：數(shù)模轉(zhuǎn)換器 DAC

信號鏈基礎(chǔ)知識 # 50：彌合高速數(shù)據(jù)轉(zhuǎn)換器連續(xù)波和調(diào)制信號測量之間的差異

彌合基于 CW 測量的各種規(guī)范和調(diào)制信號的系統(tǒng)要求之間存在的差異具有一定的挑戰(zhàn)。
關(guān)鍵字：德州儀器信號鏈 ADC 高速模數(shù)轉(zhuǎn)換器數(shù)模轉(zhuǎn)換器連續(xù)波

如何減少高精度DAC中的加電/斷電毛刺脈沖？

電壓毛刺脈沖在信號鏈路徑中很常見，特別在系統(tǒng)加電或斷電時更是如此。根據(jù)峰值幅度和毛刺脈沖持續(xù)時間的不同，系統(tǒng)輸出中的最終結(jié)果會是災(zāi)難性的。其中的一個示例就是工業(yè)電機控制系統(tǒng)，在這個系統(tǒng)中，數(shù)模轉(zhuǎn)換器 (DAC) 驅(qū)動電機驅(qū)動器，以控制電機旋轉(zhuǎn)。
關(guān)鍵字： DAC TI 電壓毛刺脈沖在數(shù)模轉(zhuǎn)換器

基于FPGA實現(xiàn)塔康地面信標(biāo)信號發(fā)生器設(shè)計

基于FPGA實現(xiàn)塔康地面信標(biāo)信號發(fā)生器設(shè)計,摘要：為滿足某型飛機塔康設(shè)備檢測儀器要求，對其提供穩(wěn)定、可靠、多樣的塔康地面信標(biāo)信號。設(shè)計利用Altera公司的 EP4CE6E22C8為控制核心，以DAC813JP為DA轉(zhuǎn)換器，運用DDS基本原理，通過QuartusII軟件編寫塔康地面信
關(guān)鍵字：塔康信號門陣列數(shù)模轉(zhuǎn)換器

您的數(shù)模轉(zhuǎn)換器有多精確？

　　高精度 DAC 可實現(xiàn)出色的 DC 性能或極低頻率性能。在很多高精度 DAC 應(yīng)用中，與代碼轉(zhuǎn)換、干擾和壓擺率有關(guān)的 AC 誤差技術(shù)參數(shù)在定義 DAC 精確度時可以忽略。這是因為輸出在大部分時間里是趨穩(wěn)不變的?！　≡凇鹅o態(tài)規(guī)范與線性度》一文中，我介紹了所有 DAC DC 誤差參數(shù)：失調(diào)誤差、零代碼誤差、增益誤差、差分非線性 (DNL) 與積分非線性&nb
關(guān)鍵字：數(shù)模轉(zhuǎn)換器

所有這些干擾是怎么回事？

　　在使用數(shù)模轉(zhuǎn)換器 (DAC) 進(jìn)行設(shè)計時，您肯定希望輸出能夠從一個值向另一個值單調(diào)轉(zhuǎn)換，但實際電路并不總是以這種方式工作的。　　在某些特定代碼范圍內(nèi)出現(xiàn)過沖與下沖(即干擾脈沖)也很平常。這些脈沖會以這兩種形式中的一種出現(xiàn)，如圖 1 所示。　　　　圖1：DAC 干擾行為　　圖 1a 是一種可產(chǎn)生兩個代碼轉(zhuǎn)換誤差區(qū)的干擾，在R-2R 高精度 DAC中很常見。圖 1b 是單波瓣干擾脈沖，在電阻串 DAC拓?fù)渲休^常見。干擾脈沖可通過能量測量進(jìn)行量化，單位常為每秒納伏 (nV
關(guān)鍵字：數(shù)模轉(zhuǎn)換器干擾

詳解JESD204B串行接口時鐘需求及其實現(xiàn)方法

　　隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴(yán)格需求。本文就重點講解了JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范，以及利用TI公司的芯片實現(xiàn)其時序要求。　　1. JESD204B介紹　　1.1 JESD204B規(guī)范及其優(yōu)勢　　JESD204是基于SerDes($174.9800)的串行接口標(biāo)準(zhǔn)，主要用于數(shù)模轉(zhuǎn)換器和邏輯器件之間的數(shù)據(jù)傳輸，其最早的版本是JESD204A，現(xiàn)在是JESD204Bsubclass
關(guān)鍵字： JESD204B 數(shù)模轉(zhuǎn)換器

共68條 1/5 1 2 3 4 5 »

數(shù)模轉(zhuǎn)換器介紹

簡介　　數(shù)模轉(zhuǎn)換器，又稱D/A轉(zhuǎn)換器，簡稱DAC，它是把數(shù)字量轉(zhuǎn)變成模擬的器件。D/A轉(zhuǎn)換器基本上由4個部分組成，即權(quán)電阻網(wǎng)絡(luò)、運算放大器、基準(zhǔn)電源和模擬開關(guān)。模數(shù)轉(zhuǎn)換器中一般都要用到數(shù)模轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器即A/D轉(zhuǎn)換器，簡稱ADC，它是把連續(xù)的模擬信號轉(zhuǎn)變?yōu)殡x散的數(shù)字信號的器件。解析　　一種將二進(jìn)制數(shù)字量形式的離散信號轉(zhuǎn)換成以標(biāo)準(zhǔn)量（或參考量）為基準(zhǔn)的模擬量的轉(zhuǎn)換器，簡稱 DAC [ 查看詳細(xì) ]