無線 soc 文章進(jìn)入無線 soc技術(shù)社區(qū)

基于MIPS內(nèi)核的HDTV-SoC平臺總線接口模塊

??????? 在系統(tǒng)級芯片（SoC）的設(shè)計(jì)當(dāng)中，MIPS的RISC處理器是一種應(yīng)用非常廣泛的嵌入式CPU，它具有高性能、低功耗的特點(diǎn)，可以很方便地集成到一個(gè)完整的片上系統(tǒng)之中，使開發(fā)者能夠?qū)Ｗ⒂谟脩鬒P模塊的設(shè)計(jì)。MIPS架構(gòu)的處理器占據(jù)了數(shù)字機(jī)頂盒微處理器和解碼器用CPU架構(gòu)市場領(lǐng)域的領(lǐng)先地位。在MIPS家族的產(chǎn)品當(dāng)中，32位的4KcTM處理器是具有代表性的一款，它采用了MIPS32的CPU架構(gòu)，支持MIPS IITM指令集。在本文
關(guān)鍵字：嵌入式CPU SoC MIPS 總線接口模塊

基于SystemC的系統(tǒng)級芯片設(shè)計(jì)方法研究

　　隨著集成電路制造技術(shù)的迅速發(fā)展,SOC設(shè)計(jì)已經(jīng)成為當(dāng)今集成電路設(shè)計(jì)的發(fā)展方向。SO C設(shè)計(jì)的復(fù)雜性對集成電路設(shè)計(jì)的各個(gè)層次,特別是對系統(tǒng)級芯片設(shè)計(jì)層次,帶來了新挑戰(zhàn)，原有的HDL難以滿足新的設(shè)計(jì)要求。　　硬件設(shè)計(jì)領(lǐng)域有2種主要的設(shè)計(jì)語言：VHDL和Verilog HDL。而兩種語言的標(biāo)準(zhǔn)不統(tǒng)一，導(dǎo)致軟硬件設(shè)計(jì)工程師之間工作交流出現(xiàn)障礙,工作效率較低。因此，集成電路設(shè)計(jì)界一直在尋找一種能同時(shí)實(shí)現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設(shè)計(jì)語言。Synopsys公司與Coware公司針對各方對系統(tǒng)級設(shè)計(jì)語言的
關(guān)鍵字： SOC SystemC 集成電路 VHDL Verilog HDL

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗(yàn)證實(shí)現(xiàn)

　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實(shí)現(xiàn)。在其上驗(yàn)證應(yīng)用算法，實(shí)現(xiàn)了由ARM負(fù)責(zé)對整個(gè)程序的控制，由DSP負(fù)責(zé)對整個(gè)程序的計(jì)算，最大程度地同時(shí)發(fā)揮了ARM和DSP的各自優(yōu)勢。　　ARM通用CPU及其開發(fā)平臺，是近年來較為流行的開發(fā)平臺之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨(dú)特的功能特點(diǎn)：由ARM完成整個(gè)體系的控制和流程操作，由DSP完成具體的算法和計(jì)算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢，同時(shí)又能最大限度地發(fā)揮DSP的計(jì)算功能。這在業(yè)界已逐漸成為一種趨勢。　　本
關(guān)鍵字： ARM DSP FPGA 軟硬件協(xié)同驗(yàn)證 SoC

嵌入式測試器實(shí)現(xiàn)SoC中存儲子系統(tǒng)的良品率

系統(tǒng)級芯片(SoC)中存儲器容量的增加以及嵌入式存儲器支配整個(gè)裸片良品率的事實(shí)，使良品率設(shè)計(jì)(DFY)面臨日...
關(guān)鍵字： SoC 存儲代碼結(jié)構(gòu) 邏輯密度單元密度

一種基于SoC的高精度電子血壓檢測儀

　　血壓是人體重要的生理參數(shù)之一，對其進(jìn)行精確測量，有利于早期發(fā)現(xiàn)和鑒別高血壓類型，提出合理的治療建議。目前，臨床上對普通病人主要采用無創(chuàng)檢測的方法，它大致分為人工柯氏音法和示波法兩類。人工柯氏音法雖然比較準(zhǔn)確，但操作困難，受主觀因素影響較大；傳統(tǒng)的示波法雖然操作簡單，但穩(wěn)定性和個(gè)體適應(yīng)性較差，不利于在臨床應(yīng)用上的普及和推廣。本文在示波法的基礎(chǔ)上，從硬件實(shí)現(xiàn)和軟件設(shè)計(jì)兩個(gè)方面改進(jìn)了原來的測量方法，并進(jìn)行了比對測試。　　1 硬件設(shè)計(jì) 　　示波法進(jìn)行血壓檢測的主要過程是獲取袖帶內(nèi)變化的壓力信號，分析從中
關(guān)鍵字： SoC 電子血壓檢測儀示波法形態(tài)濾波人工柯氏音法

浮點(diǎn)DSC使控制系統(tǒng)如虎添翼

　　DSC（Digital signal controller，數(shù)字信號控制器）是一種面向高端嵌入式系統(tǒng)的最先進(jìn)的單片控制處理器?；诟↑c(diǎn)架構(gòu)的DSC具有更快的處理速度，所需的程序儲存容量更少，支持更高級的有助于節(jié)省功耗的計(jì)算算法，同時(shí)進(jìn)一步擴(kuò)展了系統(tǒng)的性能。浮點(diǎn)編程比定點(diǎn)編程的速度更快，SoC（system-on-a-chip，片上系統(tǒng)）的集成方式能夠有效控制板級空間、元件數(shù)量和整體系統(tǒng)開銷。　　隨著嵌入式系統(tǒng)承擔(dān)的任務(wù)越來越復(fù)雜，不論是降低功耗還是實(shí)現(xiàn)諸如汽車導(dǎo)航之類的新功能，它們都需要具有更高性
關(guān)鍵字： DSC 數(shù)字信號控制器浮點(diǎn) SoC 控制系統(tǒng)

ADI擴(kuò)展電能計(jì)量產(chǎn)品定位高級電能監(jiān)控

　　Analog Devices推出的兩款針對電能市場中日益復(fù)雜的通信網(wǎng)絡(luò)要求而設(shè)計(jì)的ADE51xx和ADE55xx單芯片計(jì)量器件，擴(kuò)展了其領(lǐng)先市場的電能計(jì)量產(chǎn)品系列。全球來看，固態(tài)電子式電能表正逐步替代故障率高、容易竊電且不易于支持諸如遠(yuǎn)程抄表和分時(shí)計(jì)費(fèi)等新功能的機(jī)電式電能表。而這些新功能的實(shí)現(xiàn)以及對計(jì)量網(wǎng)絡(luò)更高的可靠性要求使得其需要更大的存儲器容量，以滿足電能行業(yè)日益增長的數(shù)據(jù)量要求。ADI公司的新款SoC（片上系統(tǒng)）電能計(jì)量IC集成了62 KB的片內(nèi)閃存和2 KB的RAM（隨機(jī)存取存儲器），與其它同
關(guān)鍵字： SoC ADI 計(jì)量電能存儲器

高性能MIPS32?24K?處理器內(nèi)核助力BroadLight新型GPON家庭網(wǎng)關(guān)SoC

　　為數(shù)字消費(fèi)、家庭網(wǎng)絡(luò)、無線、通信和商業(yè)應(yīng)用提供業(yè)界標(biāo)準(zhǔn)架構(gòu)、處理器及模擬 IP 的領(lǐng)先廠商 MIPS 科技公司（MIPS Technologies Inc.，納斯達(dá)克交易代碼：MIPS）今天宣布，BroadLight已經(jīng)選擇高性能 MIPS32® 24K® 內(nèi)核作為其新型 GPON 系統(tǒng)級芯片（SoC）的基礎(chǔ)核心。BroadLight 今天還宣布針對光纖到戶（fiber-to-the-home，F(xiàn)TTH）應(yīng)用的 BL2348 GPON 家庭網(wǎng)關(guān)（RG）SoC 解決方案已經(jīng)開始提供樣品。
關(guān)鍵字： BroadLight SoC MIPS 集成電路 GPON

基于CPLD的USB下載電纜設(shè)計(jì)

　　引言　　隨著片上系統(tǒng)(SoC，System on Chip)時(shí)代的到來，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn))，應(yīng)用越來越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對Altera公司的FPGA器件Cy-
關(guān)鍵字： CPLD USB FPGA 下載電纜 SoC

CC2431的無線定位引擎及其應(yīng)用改進(jìn)

　　引言　　CC2431是TI公司推出的帶硬件定位引擎的片上系統(tǒng)(SoC)解決方案，能滿足低功耗ZigBee／IEEE 802.15.4無線傳感器網(wǎng)絡(luò)的應(yīng)用需要。CC2431定位引擎基于RS-SI(Received Signal Strength Indicator，接收信號強(qiáng)度指示)技術(shù)，根據(jù)接收信號強(qiáng)度與已知參考節(jié)點(diǎn)位置準(zhǔn)確計(jì)算出有關(guān)節(jié)點(diǎn)位置，然后將位置信息發(fā)送給接收端。相比于集中型定位系統(tǒng)，RSSI功能降低了網(wǎng)絡(luò)流量與通信延遲，在典型應(yīng)用中可實(shí)現(xiàn)3～5 m定位精度和0.25 m的分辨率。本文在
關(guān)鍵字： SoC RSSI 定位寄存器 TI

SoC功耗設(shè)計(jì)的黃金模型

　　在SoC系統(tǒng)設(shè)計(jì)方面，現(xiàn)在還有一些人們幾乎未涉足的領(lǐng)域，而這些領(lǐng)域?qū)档凸漠a(chǎn)生最大的推動作用。幸運(yùn)的是，人們現(xiàn)在已經(jīng)擁有大量針對這一領(lǐng)域的設(shè)計(jì)工具。在近日美國舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門總經(jīng)理Glenn Perry介紹了系統(tǒng)級設(shè)計(jì)需要考慮的方方面面。　　系統(tǒng)架構(gòu)方面的改進(jìn)將帶來巨大的好處，不過在EDA世界，人們只有在設(shè)計(jì)的較晚階段才使用功耗仿真工具，如門級和物理實(shí)現(xiàn)級。那為何不在系統(tǒng)級進(jìn)行這些工作？原因主要包括：
關(guān)鍵字： SoC 功耗 EDA

系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場行銷總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。　　第一是服務(wù)器中心，即綠色電網(wǎng)的問題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路
關(guān)鍵字：功耗 CPU SoC

用于便攜式設(shè)備的低功耗MCU系統(tǒng)設(shè)計(jì)方法及應(yīng)用

　　1、便攜式設(shè)備對處理器提出的挑戰(zhàn) 　　　　隨著電子便攜式設(shè)備在全球的風(fēng)行，人們對電子便攜式設(shè)備的要求也越來越高，希望產(chǎn)品有更多的功能，如手機(jī)攝像機(jī)自動對焦與手機(jī)閃信與計(jì)步器；希望產(chǎn)品功耗更低，如無線設(shè)備、手持POS機(jī)和家庭醫(yī)療產(chǎn)品；希望產(chǎn)品體積更小，如運(yùn)動手表；希望產(chǎn)品的保密性好；處理能力強(qiáng)，如便攜式儀器和高精度運(yùn)動控制；希望價(jià)格更低和開發(fā)周期短。　　　　然而困惑的是，很多的便攜式設(shè)備往往會同時(shí)要有上面的多個(gè)要求，然而現(xiàn)實(shí)中很難做到：同時(shí)滿足高速處理、低功耗和價(jià)格？ARM高速，但是功耗而
關(guān)鍵字： SoC ARM MCU

如何在SoC設(shè)計(jì)中加入低開銷、低功耗的音頻處理功能

如果你打算設(shè)計(jì)一個(gè)包含數(shù)字音頻的SoC系統(tǒng)，或者正在進(jìn)行這樣一個(gè)項(xiàng)目，那么花幾分鐘時(shí)間閱讀本文可以幫助你在各種技術(shù)參數(shù)之間做出更好的平衡，避免設(shè)計(jì)方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開發(fā)時(shí)間。我們將為你逐一分析設(shè)計(jì)備選方案，評估中的關(guān)鍵因素以及由此做出的決策。　　消費(fèi)類音頻產(chǎn)品的歷史　　消費(fèi)類音頻產(chǎn)品的歷史最早可以追溯到130年前，在開始的100年間，音頻回放只能采用模擬技術(shù)。那時(shí)采用數(shù)字技術(shù)的產(chǎn)品體積龐大，價(jià)格昂貴，對于消費(fèi)類產(chǎn)品來說也過于復(fù)雜。直到1982年，CD光盤和CD播放器的
關(guān)鍵字： SoC 數(shù)字音頻 CD光盤 MP3

降低功耗：小心“過度設(shè)計(jì)”

　　當(dāng)前，降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設(shè)計(jì)者都十分關(guān)心功耗問題。不過，在設(shè)計(jì)時(shí)還要謹(jǐn)防過度設(shè)計(jì)（overdesign）現(xiàn)象，使各個(gè)部分協(xié)調(diào)一致，達(dá)到整個(gè)功耗的降低。　　應(yīng)用是個(gè)很復(fù)雜的問題，其中有許多要素。你需要針對問題提供整體化的解決方案。在深刻理解最終應(yīng)用的情況下，你會發(fā)現(xiàn)是否出現(xiàn)了過度設(shè)計(jì)；有時(shí)候，出于市場等方面的考慮，會出現(xiàn)過度設(shè)計(jì)的做法，這最終會導(dǎo)致功耗過高。　　系統(tǒng)設(shè)計(jì)與SoC設(shè)計(jì)的相對比例問題，軟、硬件比例問題，IC的驅(qū)動電壓是否越低就越好？
關(guān)鍵字：降低功耗 SoC 過度設(shè)計(jì) DSP Bolosigno 300 Bolosigno250