模數(shù)轉(zhuǎn)換(adc) 文章進(jìn)入模數(shù)轉(zhuǎn)換(adc)技術(shù)社區(qū)

減少高速ADC系統(tǒng)中的數(shù)字反饋

　　消除模數(shù)轉(zhuǎn)換鏈路中的數(shù)字反饋可能是一個(gè)挑戰(zhàn)。在把數(shù)字輸出與模擬信號(hào)鏈路及編碼時(shí)鐘隔離開(kāi)來(lái)的板級(jí)設(shè)計(jì)過(guò)程中，即使在極為謹(jǐn)慎的情況下，模數(shù)轉(zhuǎn)換器 (ADC) 輸出頻譜中也有可能觀察到某些數(shù)字反饋的現(xiàn)象，從而導(dǎo)致轉(zhuǎn)換器動(dòng)態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數(shù)字噪聲的影響，但是這種辦法也許不足以消除數(shù)字反饋這個(gè)問(wèn)題。本文解釋了數(shù)字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內(nèi)置了一些功能，在良好設(shè)計(jì)的布局也許不足以解決問(wèn)題的情況下，這些功能可用來(lái)克服數(shù)字反饋。　　數(shù)字反饋
關(guān)鍵字： ADC 數(shù)字反饋

3GSps超高速ADC系統(tǒng)設(shè)計(jì)解決方案

　　包含千兆采樣率ADC的系統(tǒng)設(shè)計(jì)會(huì)遇到許多復(fù)雜情況。面臨的主要挑戰(zhàn)包括時(shí)鐘驅(qū)動(dòng)、模擬輸入級(jí)和高速數(shù)字接口。本文探討了如何才能克服這些挑戰(zhàn)，并給出了在千兆赫茲的速度下進(jìn)行系統(tǒng)優(yōu)化的方法。在討論中，時(shí)鐘設(shè)計(jì)、差分輸入驅(qū)動(dòng)器的設(shè)計(jì)、數(shù)字接口和布局考慮都是十分復(fù)雜的問(wèn)題。本文中的參考設(shè)計(jì)將采用ADC083000/B3000。　　時(shí)鐘源是高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中最重要的子電路之一。這是因?yàn)闀r(shí)鐘信號(hào)的定時(shí)精度會(huì)直接影響ADC的動(dòng)態(tài)性能。為了將這種影響最小化，ADC的時(shí)鐘源必須具有很低的定時(shí)抖動(dòng)或相位噪聲。如果在選擇
關(guān)鍵字： ADC ADC083000

如何挑選一個(gè)高速ADC

　　高速ADC的性能特性對(duì)整個(gè)信號(hào)處理鏈路的設(shè)計(jì)影響巨大。系統(tǒng)設(shè)計(jì)師在考慮ADC對(duì)基帶影響的同時(shí)，還必須考慮對(duì)射頻(RF)和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評(píng)價(jià)和選擇的責(zé)任常常落在系統(tǒng)設(shè)計(jì)師身上，而系統(tǒng)設(shè)計(jì)師并不都是ADC專(zhuān)家。　　還有一些重要因素用戶在最初選擇高性能ADC時(shí)常常忽視。他們可能要等到最初設(shè)計(jì)樣機(jī)將要完成時(shí)才能知道所有系統(tǒng)級(jí)結(jié)果，而此時(shí)已不太可能再選擇另外的ADC。　　影響很多無(wú)線通信系統(tǒng)的重要因素之一就是低輸入信號(hào)電平時(shí)的失真度。大多數(shù)無(wú)線傳輸?shù)竭_(dá)ADC的信號(hào)
關(guān)鍵字： ADC CMOS

一種用于高速ADC的采樣保持電源電路的設(shè)計(jì)

　　近年來(lái)，隨著數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展，數(shù)字信號(hào)處理技術(shù)廣泛地應(yīng)用于各個(gè)領(lǐng)域。因此對(duì)作為模擬和數(shù)字系統(tǒng)之間橋梁的模數(shù)轉(zhuǎn)換器(ADC)的性能也提出了越來(lái)越高的要求。低電壓高速ADC在許多的電子器件的應(yīng)用中是一個(gè)關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個(gè)比較常用的結(jié)構(gòu)。　　作為流水線ADC前端的采樣保持電路是整個(gè)系統(tǒng)的關(guān)鍵模塊電路之一。設(shè)計(jì)一個(gè)性能優(yōu)異的采樣保持電路是避免采樣歪斜(timing skew)最直
關(guān)鍵字： ADC 采樣保持

PCB層級(jí)中時(shí)序交錯(cuò)式超高速ADC解決方案

　　運(yùn)用時(shí)序交錯(cuò)式類(lèi)比數(shù)位轉(zhuǎn)換器(timeinterleavedADC)在每秒高達(dá)數(shù)十億次的同步取樣類(lèi)比訊號(hào)是一個(gè)技術(shù)上的挑戰(zhàn)，除此之外，對(duì)於混合訊號(hào)電路的設(shè)計(jì)也需要非常謹(jǐn)慎小心?；旧希瑫r(shí)序交錯(cuò)的目標(biāo)是利用轉(zhuǎn)換器數(shù)目與取樣頻率相乘而不影響解析度以及動(dòng)態(tài)的效能。　　本文將探討運(yùn)用時(shí)序交錯(cuò)式類(lèi)比數(shù)位轉(zhuǎn)換器時(shí)所出現(xiàn)的技術(shù)挑戰(zhàn)，并對(duì)此提供實(shí)用的系統(tǒng)設(shè)計(jì)解決方案。本文也將說(shuō)明可以解決目前已知問(wèn)題的創(chuàng)新元件的特色及設(shè)計(jì)技術(shù)。同時(shí)利用快速傅立葉轉(zhuǎn)換(FFT)計(jì)算法算出7GSPS速率及兩個(gè)轉(zhuǎn)換器晶片在「交錯(cuò)解決方案
關(guān)鍵字： PCB ADC

多片高速ADC和DAC在閉環(huán)系統(tǒng)中的關(guān)鍵作用

　　引言　　在當(dāng)今工業(yè)自動(dòng)化應(yīng)用中，復(fù)雜的控制系統(tǒng)代替人工來(lái)操作不同的機(jī)器和過(guò)程。術(shù)語(yǔ)“自動(dòng)化”指其智能化足以制定正確的過(guò)程決策從而實(shí)現(xiàn)目標(biāo)結(jié)果的系統(tǒng)。我們這里所說(shuō)的“系統(tǒng)”是指閉環(huán)控制系統(tǒng)。這些系統(tǒng)依賴(lài)于輸入至控制器的傳感器數(shù)據(jù)，提供反饋，控制器據(jù)此采取措施。這些措施就是控制器輸出的變化。通過(guò)確保高性能、高可靠性工業(yè)操作，閉環(huán)控制系統(tǒng)對(duì)于現(xiàn)代化工業(yè)4.0工廠的工業(yè)自動(dòng)化和效率至關(guān)重要。　　本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點(diǎn)關(guān)注模/數(shù)轉(zhuǎn)換器(ADC)和
關(guān)鍵字： ADC DAC

ADI：增益規(guī)格為何如此不對(duì)稱(chēng)？

　　一些工程師在設(shè)計(jì)過(guò)程中經(jīng)常會(huì)發(fā)出疑問(wèn)“為什么ADC的額定最小和最大增益誤差相差如此之大?”在此將針對(duì)該問(wèn)題進(jìn)行深入探討并給予解答。　　為特定應(yīng)用選擇高速ADC時(shí)，增益一般不是關(guān)鍵規(guī)格。在設(shè)計(jì)階段會(huì)更重視噪聲、失真、功耗和價(jià)格。但這些年來(lái)，我們了解到，一旦ADC和信號(hào)鏈中的所有其他器件得以明確，某些幸運(yùn)的工程師會(huì)計(jì)算復(fù)合信號(hào)鏈的增益，判斷它會(huì)如何影響系統(tǒng)。ADC通常不是總偏差的主要貢獻(xiàn)者，但某些器件要比其他器件更糟糕。　　增益誤差指實(shí)測(cè)滿量程與理想滿量程之差，通常用滿量程
關(guān)鍵字： ADI ADC

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過(guò)程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來(lái)了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無(wú)法提供超過(guò)7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA

雙通道時(shí)間交替模數(shù)轉(zhuǎn)換器增益和時(shí)序誤差的實(shí)時(shí)校準(zhǔn)

　　1 雙通道TIADC中的失配誤差　　一種使ADC速度加倍的有效方法是將兩個(gè)ADC并行設(shè)置，采樣時(shí)鐘反相操作。子ADC系統(tǒng)傳遞函數(shù)之間不可避免的微小失配會(huì)導(dǎo)致雜散諧波(tones)，能夠顯著降低可實(shí)現(xiàn)的動(dòng)態(tài)范圍。在這種ADC中有四種類(lèi)型的誤差：　　1. DC 偏置誤差; 　　2. 靜態(tài)增益誤差; 　　3. 時(shí)序誤差; 　　4. 帶寬誤差。　　在實(shí)際應(yīng)用中，DC偏置誤差很簡(jiǎn)單，可通過(guò)數(shù)字校準(zhǔn)來(lái)處理。帶寬誤差最難應(yīng)對(duì)，通常是通過(guò)精心的設(shè)計(jì)和布局來(lái)使誤差減小。在本文中，我們將重點(diǎn)討論增益和時(shí)
關(guān)鍵字： ADC 校準(zhǔn)信號(hào) 轉(zhuǎn)換器 LMS LTE

三相高速數(shù)據(jù)收集方案支持智能化更高的電網(wǎng)管理

　　1 三相電功率測(cè)量基礎(chǔ)知識(shí) 　　三相電力系統(tǒng)承載頻率相同的三相交流電(AC)，各相之間彼此相位差120°。圖1所示為三相電壓波形，圖2所示為配置為4線Y型或星型連接的三個(gè)單相。3線Y型連接與沒(méi)有零線的4線連接完全相同。零線(圖2中黑色線)連接至Y型配置系統(tǒng)的中心點(diǎn)，供不平衡負(fù)載使用。如果負(fù)載恰好平衡，意味著各相電流相同，相電流彼此抵消，零線中沒(méi)有電流。所以，3線連接常用于平衡負(fù)載。顯而易見(jiàn)，線越少、消耗的銅纜就越少，系統(tǒng)成本越低、也更經(jīng)濟(jì)。　　功率是負(fù)載上電壓和電流的乘積。功率計(jì)包括
關(guān)鍵字： Petaluma ADC 電流表智能電網(wǎng) FFT

軟件定義無(wú)線電應(yīng)用中，雙通道時(shí)間交替ADC增益和時(shí)序誤差的實(shí)時(shí)校準(zhǔn)

　　引言　　這些下一代軟件定義無(wú)線電系統(tǒng)是基于高功率效率的射頻A/D轉(zhuǎn)換器(RF-ADC)，它們能夠在天線側(cè)采樣，同時(shí)可提供高動(dòng)態(tài)范圍。這些ADC采用時(shí)間交替(TIADC)架構(gòu)和CMOS技術(shù)設(shè)計(jì)，能夠?qū)崿F(xiàn)很高的采樣率。但該架構(gòu)也受時(shí)變失配誤差(mismatch errors)影響，有必要進(jìn)行實(shí)時(shí)校準(zhǔn)。本文介紹了一種全新的采用低復(fù)雜度數(shù)字信號(hào)處理算法來(lái)進(jìn)行增益和時(shí)序失配誤差背景校準(zhǔn)的方法。　　1 雙通道TIADC中的失配誤差　　一種使ADC速度加倍的有效方法是將兩個(gè)ADC并行設(shè)置，采樣時(shí)鐘反相操
關(guān)鍵字： ADC TIADC 校準(zhǔn)信號(hào) 濾波器轉(zhuǎn)換器

汽車(chē)電子設(shè)計(jì)中的Worst Case理論計(jì)算及應(yīng)用實(shí)例

　　1 什么是Worst Case 　　在汽車(chē)電子的應(yīng)用中，為了保證我們的設(shè)計(jì)能滿足汽車(chē)的環(huán)境要求和可靠性要求，需要在設(shè)計(jì)階段充分考慮實(shí)際應(yīng)用中的極端情況，即電路模型的Worst Case。從PCB外部來(lái)講，主要考慮環(huán)境影響及信號(hào)的動(dòng)態(tài)輸入，一般涉及以下因素：　　• 環(huán)境溫度的高低極值; 　　• 輸入信號(hào)的電平范圍; 　　• 電源的極端情況等。　　從PCB內(nèi)部來(lái)講，主要考慮元器件的誤差、壽命以及安全工作范圍等，一般涉及以下因素：　　• 電源模塊(L
關(guān)鍵字：單片機(jī) S12ZVM 蓄電池 MCU ADC

ADC是什么？不懂得看這里哦~~~

　　導(dǎo)讀：正我們處在一個(gè)數(shù)字時(shí)代,而我們的視覺(jué)、聽(tīng)覺(jué)、感覺(jué)、嗅覺(jué)等所感知的卻是一個(gè)模擬世界。如何將數(shù)字世界與模擬世界聯(lián)系在一起,正是模擬數(shù)字轉(zhuǎn)換器(ADC)和數(shù)字模擬轉(zhuǎn)換器(DAC)大顯身手之處。下面我們一起學(xué)習(xí)一下ADC是什么東東吧~~~ 1.ADC是什么--簡(jiǎn)介　　ADC是Analog-to-digital converter的簡(jiǎn)稱(chēng)，中文名稱(chēng)為模擬數(shù)字轉(zhuǎn)換器，簡(jiǎn)稱(chēng)“模數(shù)轉(zhuǎn)換器”，是一種用于將模擬形式的連續(xù)信號(hào)轉(zhuǎn)換為數(shù)字形式的離散信號(hào)的設(shè)備。一個(gè)模擬數(shù)字轉(zhuǎn)換器可以提供信號(hào)用
關(guān)鍵字： ADC 模數(shù)轉(zhuǎn)換器 ADC是什么

基于AD9854和FPGA的頻率特性測(cè)試儀

　　摘要：基于零中頻正交解調(diào)原理的頻率特性測(cè)試儀，用于檢測(cè)被測(cè)網(wǎng)絡(luò)的幅頻特性和相頻特性。系統(tǒng)采用集成數(shù)字直接頻率合成器AD9854產(chǎn)生雙路恒幅正交余弦信號(hào)，作為掃頻信號(hào)源，以FPGA為控制核心和運(yùn)算平臺(tái)，結(jié)合濾波器、放大器、混頻器及ADC電路，實(shí)現(xiàn)對(duì)雙端口網(wǎng)絡(luò)在1-40MHz頻率范圍內(nèi)頻率特性的點(diǎn)頻和掃頻測(cè)量，并在LCD屏上實(shí)時(shí)顯示相頻特性曲線和幅頻特性曲線。　　引言　　AD9854數(shù)字合成器是高度集成的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器，在高穩(wěn)定度時(shí)鐘的驅(qū)動(dòng)
關(guān)鍵字： AD9854 FPGA 濾波器 DDS ADC 201504

TI發(fā)布兼具專(zhuān)業(yè)性能與便攜式集成化的音頻ADC系列產(chǎn)品

　　近日，德州儀器推出了6款高性能音頻模數(shù)轉(zhuǎn)換器 (ADC) 系列產(chǎn)品。該系列產(chǎn)品以高達(dá)110dB的動(dòng)態(tài)范圍為特色，PCM1865系列產(chǎn)品中的這些器件集成了那些常見(jiàn)于便攜式音頻編解碼器的特性，而同時(shí)也為設(shè)計(jì)人員提供了之前只見(jiàn)于單一功能、專(zhuān)業(yè)音頻ADC中的性能等級(jí)。要獲得與全新音頻ADC相關(guān)的更多信息，敬請(qǐng)?jiān)L問(wèn)：www.ti.com/PCM1865-pr-cn。　　PCM1865音頻ADC由單個(gè)3.3V電源供電，免除了對(duì)于專(zhuān)用模擬5V電源軌的傳統(tǒng)需求，從而使得這些產(chǎn)品盡可能的小巧又高效。全新系列中的每個(gè)
關(guān)鍵字：德州儀器 ADC