首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

高速流水線浮點加法器的FPGA實現(xiàn)

  • 0引言現(xiàn)代信號處理技術(shù)通常都需要進(jìn)行大量高速浮點運算。由于浮點數(shù)系統(tǒng)操作比較復(fù)雜，需要專用硬...
  • 關(guān)鍵字： 高速流水線  浮點加法器  FPGA  

FPGA硬件系統(tǒng)的調(diào)試方法

  • FPGA硬件系統(tǒng)的調(diào)試方法,在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
    （1）首先在焊接硬件電路時，只焊接電源部分。使用萬用表進(jìn)行測試，排除電
  • 關(guān)鍵字： 方法  調(diào)試  系統(tǒng)  硬件  FPGA  

FC-AL系統(tǒng)中FPGA的彈性緩存設(shè)計

  • 引 言一個簡化的異步數(shù)據(jù)通信系統(tǒng)如圖1所示。接收機(jī)端從接收到的來自串行鏈路的比特流中提取時鐘信號Clk1，作為其工作時鐘源；而發(fā)送機(jī)端采用本地晶振和鎖相環(huán)產(chǎn)生的時鐘Clk2，作為其工作時鐘源。接收機(jī)在時鐘Clk1的
  • 關(guān)鍵字： 設(shè)計  彈性  FPGA  系統(tǒng)  FC-AL  

基于FPGA的數(shù)據(jù)采集控制模塊的研究與設(shè)計

  • 0引言數(shù)據(jù)采集和控制系統(tǒng)是對生產(chǎn)過程或科學(xué)實驗中各種物理量進(jìn)行實時采集、測試和反饋控制的閉...
  • 關(guān)鍵字： FPGA  數(shù)據(jù)采集  

Altium推出采用Altera Cyclone III FPGA 的NanoBoard 3000

  • 　　繼去年 9 月發(fā)布基于 NanoBoard 3000 的快速原型設(shè)計全新方案后，Altium日前又宣布推出采用 Altera Cyclone III® FPGA 的最新 NanoBoard 3000，從而進(jìn)一步擴(kuò)展了這一理念。 　　新的開發(fā)板為電子設(shè)計人員繼續(xù)提供相同的軟硬件以及 NanoBoard 3000 可以直接使用的免專利費 IP，所不同的是，在其內(nèi)核中提供了具有 Altera 高性價比 Cyclone III® FPGA 電源。 　　電子設(shè)計人員采用 NanoBoard
  • 關(guān)鍵字： Altium  FPGA  NanoBoard   

低功耗FPGA電子系統(tǒng)優(yōu)化方法

  • 首先與實測系統(tǒng)功耗進(jìn)行對比，驗證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準(zhǔn)確性。然后對FPGA設(shè)計中影響系統(tǒng)功耗的幾個相互關(guān)聯(lián)的參數(shù)進(jìn)行取樣，通過軟件估算不同樣點下的系統(tǒng)功耗，找到功耗最低的取樣點，得到最佳設(shè)計參數(shù)，從而達(dá)到優(yōu)化系統(tǒng)設(shè)計的目的。實驗中通過這種方法，在一個FPGA讀寫SRAM的系統(tǒng)中，在單位時間讀寫操作數(shù)固定的條件下，選取了讀寫頻率與讀寫時間占空比這兩個參數(shù)來優(yōu)化系統(tǒng)功耗。最終測試數(shù)據(jù)證明了該方法的正確性。
  • 關(guān)鍵字： FPGA  低功耗  電子  系統(tǒng)優(yōu)化    

基于MPC8260處理器和FPGA的DMA接口設(shè)計

  • 引言在基于軟件無線電的某無線通信信號偵收平臺的設(shè)計中，天線接收到的信號經(jīng)過變頻器處理和A/D變換...
  • 關(guān)鍵字： FPGA  MPC8260  嵌入式  DMA接口  

基于JTAG邊界掃描方式的重構(gòu)控制器的設(shè)計

  • 為充分利用硬件資源，滿足不同的應(yīng)用需求,本文提出了一種基于JTAG邊界掃描模式配置的重構(gòu)控制器，詳細(xì)介紹控制器的硬件實現(xiàn)以及配置流程，該控制器通過模擬JTAG接口時序及TAP狀態(tài)機(jī)的功能，實現(xiàn)在系統(tǒng)配置目標(biāo)可編程器件。
  • 關(guān)鍵字： FPGA  TAP狀態(tài)機(jī)  JTAG邊界掃描  重構(gòu)  201001  

FPGA的甜蜜時光

  • 　　隨著2010年的來臨，當(dāng)今的全球電子公司紛紛做出明智而審慎的研發(fā)投資決定，以便借助創(chuàng)新的新產(chǎn)品，快速抓住新的市場機(jī)遇。FPGA越來越多地成為這些公司成功的關(guān)鍵。除了少數(shù)可超大批量生產(chǎn)的商品外，應(yīng)用ASIC的高成本和高風(fēng)險無法讓絕大多數(shù)的商品贏利;現(xiàn)在面臨著加速替代ASIC所帶來的機(jī)遇，這主要體現(xiàn)在以下不同方面：芯片體系結(jié)構(gòu)，也就是能夠推出某種架構(gòu)和相關(guān)的I/O，而且，密度和性能還能夠達(dá)到一定水平，從而可以替代ASIC的功能。 軟件在加速替代ASIC過程中也扮演了重要角色。高效的軟件和設(shè)計工具大大提高了
  • 關(guān)鍵字： 賽靈思  FPGA  ASIC  摩爾定律  

臺積電年中將為Altera試產(chǎn)28nm制程FPGA芯片

  • 　　據(jù)業(yè)者透露，臺積電公司將于今年中期開始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器，產(chǎn)品面向云計算，在線存儲以及移動視頻等應(yīng)用，Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺積電還宣布其28nm制程將為全代制程(full node:即制程升級時需要對芯片電路進(jìn)行重新設(shè)計),而且年內(nèi)其28nm制程還將具備可按客戶的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結(jié)構(gòu)的能力. 　　臺積電
  • 關(guān)鍵字： 臺積電  28nm  FPGA  Altera  

基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設(shè)計

  • 介紹了基于SOPC技術(shù)的嵌入式數(shù)字圖像處理系統(tǒng)的設(shè)計方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來分別對圖像的采集、存儲，圖像處理，顯示等功能模塊進(jìn)型結(jié)構(gòu)設(shè)計，最后把處理數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術(shù)的信息溝通。
  • 關(guān)鍵字： 處理  理系  設(shè)計  圖像  數(shù)字  FPGA  MB86S02  基于  

高速流水線浮點加法器的FPGA實現(xiàn)

  • 本工程設(shè)計完全符合IP核設(shè)計的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時序仿真等IP核設(shè)計的整個過程，電路功能正確。實際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時鐘頻率可達(dá)80MHz。雖然使用浮點數(shù)會導(dǎo)致舍入誤差，但這種誤差很小，可以忽略。實踐證明，本工程利用流水線結(jié)構(gòu)，方便地實現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點數(shù)的加法運算，而且設(shè)計結(jié)構(gòu)合理，性能優(yōu)異，可以應(yīng)用在高速信號處理系統(tǒng)中。
  • 關(guān)鍵字： FPGA  流水線  浮點  加法器    

理解FPGA 中的壓穩(wěn)態(tài)

  • 理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結(jié)果造成影響的各種器件和設(shè)計參數(shù)。
    引言
    當(dāng)信號在不相關(guān)或者異步時鐘域
  • 關(guān)鍵字： FPGA  壓穩(wěn)態(tài)    

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)

  • 人們對寬帶服務(wù)的帶寬要求越來越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準(zhǔn)以及對提高
  • 關(guān)鍵字： FPGA  ASIC  40  nm    
共6399條 331/427 |‹ « 329 330 331 332 333 334 335 336 337 338 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473