首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ddr2-3

三維封裝DDR2存儲器VD2D4G72XB191XX3U6測試

  • DDR2 SDRAM具有速度快、價格便宜、容量大的特點，應(yīng)用非常廣泛。通過采用三維封裝技術(shù)將5片數(shù)據(jù)位寬為16 bits的DDR2 SDRAM芯片封裝成一個存儲模塊VD2D4G72XB191XX3U6，在不額外占用PCB面積的情況下，提高了存儲容量，并將位寬擴(kuò)展到72 bits。
  • 關(guān)鍵字： DDR2 SDRAM  Magnum 2測試系統(tǒng)  VD2D4G72XB191XX3U6  202205  

DDR3與DDR2內(nèi)存區(qū)別

  • DDR3內(nèi)存相對于DDR2內(nèi)存，其實只是規(guī)格上的提高，并沒有真正的全面換代的新架構(gòu)。DDR3同DDR2接觸針腳數(shù)目相同。但是防呆的缺口位置不同。DDR3在大容量內(nèi)存的支持較好，而大容量內(nèi)存的分水嶺是4GB這個容量，4GB是32位操作系統(tǒng)的執(zhí)行上限當(dāng)市場需求超過4GB的時候，64位CPU與操作系統(tǒng)就是唯一的解決方案，此時也就是DDR3內(nèi)存的普及時期。
  • 關(guān)鍵字： DDR3  DDR2  內(nèi)存  CPU  

如何玩轉(zhuǎn)DDR？要先從這五大關(guān)鍵技術(shù)下手

  • 差分時鐘是DDR的一個重要且必要的設(shè)計，但大家對CK#（CKN）的作用認(rèn)識很少，很多人理解為第二個觸發(fā)時鐘，其實它的真實作用是起到觸發(fā)時鐘校準(zhǔn)的作用。
  • 關(guān)鍵字： DDR  差分時鐘  DRAM  DDR2  

基于FPGA的視頻圖像畫面分割器設(shè)計

  • 摘要：為了解決在一個屏幕上收看多個信號源的問題，對基于FPGA技術(shù)的視頻圖像畫面分割器進(jìn)行了研究。研究的主要特色在于構(gòu)建了以FPGA為核心器件的視頻畫面分割的硬件平臺，首先，將DVI視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為
  • 關(guān)鍵字： FPGA  DDR2 SDRAM  視頻提取  圖像合成  

基于Xilinx V5的DDR2數(shù)據(jù)解析功能實現(xiàn)

  • 基于Xilinx V5的DDR2數(shù)據(jù)解析功能實現(xiàn),摘要：介紹了一種基于Xilinx V5芯片的硬件板卡上，利用Verilog硬件編程語言，來實現(xiàn)DDR2對數(shù)據(jù)文件解析的目的：分析了CPCI總線與FPGA之間的通信特點;然后根據(jù)收到的數(shù)據(jù)文件要求，介紹了DDR2的使用方法;最后介紹了對
  • 關(guān)鍵字： Xilinx Verilog  DDR2  數(shù)據(jù)解析  信號波形  

基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計

  • 　　FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應(yīng)用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領(lǐng)域?，F(xiàn)如今，各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計和使用，提供了較多的、可利用的IP核資源，極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度，從而使用戶得以更專注地構(gòu)思各種各樣創(chuàng)意且實用的功能，而不是把大量時間浪費在產(chǎn)品的調(diào)試和驗證中。 　　千兆以太網(wǎng)技術(shù)在工程上的應(yīng)用是當(dāng)前的研究熱點之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡(luò)
  • 關(guān)鍵字： FPGA  DDR2  

基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計

  • 使用功能強(qiáng)大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計具有很大的使用前景。本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫探作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設(shè)計需要。
  • 關(guān)鍵字： SDRAM  FPGA  DDR2  存儲器    

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計

  • DR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標(biāo)準(zhǔn)組織開發(fā)的基于DDR SDRAM的升級存儲技術(shù)。 相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦?，但DDR2 SDRAM在數(shù)據(jù)傳輸率、
  • 關(guān)鍵字： CPU  硬件  設(shè)計  MPC8548  基于  SDRAM  介紹  及其  DDR2  

Xilinx Spartan-3A FPGA 的DDR2接口設(shè)計

  • 1 引言DDR2(Double DataRate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會)制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用 時鐘的上升／下降沿同時傳輸數(shù)據(jù)的基本方式，但DDR2卻擁有2倍的DDR
  • 關(guān)鍵字： Spartan  Xilinx  FPGA  DDR2    

DDR測試系列之一――力科DDR2測試解決方案

  • DDR2簡介從1998年的PC100到今天的DDR3，內(nèi)存技術(shù)同CPU前端總線一道經(jīng)歷著速度的提升及帶寬的擴(kuò)展。雖然DDR3在當(dāng)今已經(jīng)量產(chǎn)與使用，DDR2在實際上還擔(dān)任著內(nèi)存業(yè)界應(yīng)用最廣泛最成熟的中流砥柱的角色。DDR2在DDR的基礎(chǔ)上
  • 關(guān)鍵字： DDR2  DDR  測試  力科    

便攜設(shè)備DDR2-3內(nèi)存電源解決方案

  • 在筆記本電腦和PDA便攜系統(tǒng)中，為達(dá)到JEDEC(電子器件工程設(shè)計聯(lián)合會)的標(biāo)準(zhǔn)規(guī)范(JESD79E)，對DDR2-3內(nèi)存在靜態(tài)穩(wěn)壓和動態(tài)響應(yīng)方面提出了嚴(yán)格的要求。DDR2-3基本上需要三條電源軌：一個給內(nèi)核供電的主電源(VDDQ)、一個
  • 關(guān)鍵字： 電源  解決方案  內(nèi)存  DDR2-3  設(shè)備  便攜  

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設(shè)計

  • 采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設(shè)計,本白皮書討論各種存儲器接口控制器設(shè)計所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時也說明如何使用 Xilinx軟件工具和經(jīng)過硬件驗證的參考設(shè)計來為您自己的應(yīng)用(從低成本的 DDR SDRAM 應(yīng)用到像 667 Mb/sDDR2 SDRAM 這樣的更
  • 關(guān)鍵字： 接口  控制器  設(shè)計  存儲器  SDRAM  Xilinx  FPGA  DDR2  采用  

Nufront第三代處理器采用Cadence接口IP解決方案

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應(yīng)用于其雙核ARM Cortex –A9移動應(yīng)用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達(dá)800Mbps，并能提供對超薄筆記本、平板電腦和智能手機(jī)等產(chǎn)品至關(guān)重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 關(guān)鍵字： Cadence  DDR2  IP核  

一種矢量信號發(fā)生器設(shè)計與實現(xiàn)

  • 摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產(chǎn)生矢量信號的特點，以FPGA為邏輯時序控制器，設(shè)計并實現(xiàn)了一種靈活、簡單、低成本的矢量信號發(fā)生器。本文以產(chǎn)生3載波WCDMA為例，詳細(xì)介紹了矢量信號發(fā)生器的設(shè)計方案與實現(xiàn)過程，使用Verilog HDL描述并實現(xiàn)了DDR2 SDRAM的時序控制和FPGA的邏輯控制。
  • 關(guān)鍵字： DDR2 SDRAM  FLASH  201205  

高速圖像處理系統(tǒng)中DDR2-SDRAM接口的設(shè)計

  • 摘要：為了滿足高速圖像處理系統(tǒng)中需要高接口帶寬和大容量存儲的目的，采用了FPGA外接DDR2-SDRAM的設(shè)計方法，提出一種基于VHDL語言的DDR2-SDRAM控制器的方案，針對高速圖像處理系統(tǒng)中的具體情況，在Xilinx的ML506開發(fā)
  • 關(guān)鍵字： 接口  設(shè)計  DDR2-SDRAM  理系  圖像  處理  高速  
共64條 1/5 1 2 3 4 5 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473