asic ip 文章進(jìn)入asic ip技術(shù)社區(qū)

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺(tái)主流應(yīng)用進(jìn)程

?　　日前，?全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司宣布，為建立新的?FPGA?應(yīng)用市場(chǎng)，?賽靈思公司將通過(guò)其開(kāi)放式平臺(tái)以及對(duì)業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，?推動(dòng)賽靈思聯(lián)盟計(jì)劃向縱深層次發(fā)展。作為該計(jì)劃的一部分，?賽靈思將幫助?FPGA?用戶根據(jù)其具體的設(shè)計(jì)與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴，?同時(shí)提升客戶與賽靈思聯(lián)盟計(jì)劃成員合作時(shí)的滿意度和質(zhì)量?！　≠愳`思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級(jí)總監(jiān)?Dav
關(guān)鍵字： Xilinx ASIC ASSP

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺(tái)主流應(yīng)用進(jìn)程

　　日前，全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司宣布，為建立新的 FPGA 應(yīng)用市場(chǎng)，賽靈思公司將通過(guò)其開(kāi)放式平臺(tái)以及對(duì)業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，推動(dòng)賽靈思聯(lián)盟計(jì)劃向縱深層次發(fā)展。作為該計(jì)劃的一部分，賽靈思將幫助 FPGA 用戶根據(jù)其具體的設(shè)計(jì)與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴，同時(shí)提升客戶與賽靈思聯(lián)盟計(jì)劃成員合作時(shí)的滿意度和質(zhì)量。　　賽靈思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級(jí)總監(jiān) Dav
關(guān)鍵字： Xilinx ASIC ASSP

FPGA挑戰(zhàn)特殊應(yīng)用，將吞食更多市場(chǎng)

?　　根據(jù)牧本定律(Makimoto’s?Wave),從2007年開(kāi)始的10年,進(jìn)入了在可編程性基礎(chǔ)上的客戶定制產(chǎn)品流行時(shí)代。專做標(biāo)準(zhǔn)產(chǎn)品的FPGA也在悄然分化，更加面向特定的應(yīng)用?！　D1?牧本浪潮　　中小廠商：面向便攜式應(yīng)用　　盡管每年ASIC的新開(kāi)工數(shù)量不斷走低，但是FPGA玩家圈子似乎沒(méi)有因此擴(kuò)大，還好像越來(lái)越小——誰(shuí)也不愿意成為圈內(nèi)兩大FPGA巨頭血斗的第三者。并且以低功耗見(jiàn)長(zhǎng)的QuickLogic首先跳出了這個(gè)“紅?！保北急銛y式應(yīng)用的藍(lán)?！狢SSP(客戶特殊標(biāo)
關(guān)鍵字： FPGA ASIC USB Xilinx Altera

基于DSP的人工耳蝸語(yǔ)音處理器設(shè)計(jì)

摘要：傳統(tǒng)的人工耳蝸語(yǔ)音處理器采用ASIC設(shè)計(jì)，投入成本高，可移植性差，設(shè)計(jì)了一種基于A的人工耳蝸語(yǔ)音處理器。該處理器采用雙麥克風(fēng)接受語(yǔ)音信號(hào)，實(shí)現(xiàn)了語(yǔ)音信號(hào)的自適應(yīng)噪聲消除和CIS(Continuous Interleaved Sampling)方案。同一段語(yǔ)音由DSP采樣處理得到的刺激脈沖與MATLAB采樣處理的結(jié)果基本相同。實(shí)驗(yàn)結(jié)果表明，基于DSP的人工耳蝸語(yǔ)音處理器能實(shí)現(xiàn)語(yǔ)音信號(hào)中噪聲的消除并得到良好的刺激脈沖。關(guān)鍵詞：DSP;人工耳蝸;自適應(yīng)噪聲消除;語(yǔ)音處理器人工耳蝸又稱人造耳蝸、電子
關(guān)鍵字： DSP ASIC

ASIC和SoC設(shè)計(jì)中嵌入式存儲(chǔ)器的優(yōu)化

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： ASIC 嵌入式存儲(chǔ)器 SoC IP

凌力爾特推出雙相同步降壓型從屬控制器

　　凌力爾特公司?(Linear?Technology?Corporation)?推出雙相同步降壓型從屬控制器?LTC3870，當(dāng)與一個(gè)伙伴主控制器配對(duì)使用時(shí)，其能夠通過(guò)擴(kuò)展多相應(yīng)用中的相位數(shù)目產(chǎn)生高達(dá)?240A?的電流。兼容的主控制器包括?LTC3880?和?LTC3883?數(shù)字電源系統(tǒng)管理控制器?！　TC3870?是凌力爾特全功能控制器的一種替代方案，并提供了適合多相從屬設(shè)計(jì)的基本
關(guān)鍵字： Linear LTC3870 ASIC

軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略探討

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇策略...
關(guān)鍵字： ASIC DSP FPGA 無(wú)線電

DPO與示波器技術(shù)的發(fā)展

1DPO的特點(diǎn)數(shù)字熒光示波器DPO（DigitalphosphorOscilloscopes）是Tektronix公司新推陳出新出的一種示...
關(guān)鍵字： DPO 示波器技術(shù) ASIC

學(xué)DSP、FPGA、ARM，哪個(gè)更有前途？

1、這世界真是瘋了，貌似有人連FPGA原理是什么都不知道就開(kāi)始來(lái)學(xué)習(xí)FPGA了。
關(guān)鍵字： DSP FPGA ARM ASIC

基于低成本FPGA的高清低碼流H.264攝像機(jī)SoC參考設(shè)計(jì)

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開(kāi)創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。
關(guān)鍵字： FPGA SoC ASIC 攝像機(jī) 傳感器

如何在FPGA內(nèi)實(shí)現(xiàn)最佳化車用MCU設(shè)計(jì)方案？

在汽車電子中廣為采用的微控制器(MCU)正快速面臨時(shí)間和成本的壓力。使用MCU的主要優(yōu)勢(shì)一直以來(lái)都是‘創(chuàng)造具有高性價(jià)比的高階系統(tǒng)整合’。然而，在此一優(yōu)勢(shì)之下，有一些與元件本身相關(guān)的潛在成本是超乎于其單價(jià)水平的。例如，若選用的元件無(wú)法創(chuàng)造所需特性，則必須增加外部邏輯、軟件或其它整合元件。
關(guān)鍵字：微控制器 FPGA ASIC CPU 嵌入式

因應(yīng)能量收集應(yīng)用的超低功率需求

近年來(lái)，能量收集(energy harvesting)話題在電子設(shè)計(jì)群體內(nèi)獲得了廣泛關(guān)注。通過(guò)能量收集過(guò)程，能夠捕獲、收集然后透過(guò)電子設(shè)備來(lái)利用小批量的能量，從而能夠完成簡(jiǎn)單的任務(wù)，而無(wú)須在系統(tǒng)設(shè)計(jì)中集成傳統(tǒng)電源。
關(guān)鍵字：安森美能量收集 OEM 太陽(yáng)能 ASIC

實(shí)現(xiàn)最優(yōu)的傳感器：ASIC與MEMS協(xié)同設(shè)計(jì)方法

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：傳感器 ASIC MEMS 協(xié)同設(shè)計(jì)

比特幣礦工忙，臺(tái)積電受惠大

　　中國(guó)人行不承認(rèn)比特幣(Bitcoin)為交易貨幣，但比特幣在PayPal等網(wǎng)站上仍可使用，全球仍有許多「礦工」投入挖礦行列。由于專業(yè)「挖礦機(jī)」需要強(qiáng)大的平行運(yùn)算功能來(lái)進(jìn)行比特幣挖礦，高階繪圖晶片及專用特殊應(yīng)用晶片(ASIC)需求強(qiáng)勁，臺(tái)積電(2330)受惠最大。　　比特幣的發(fā)行不需透過(guò)第三方單位，而是由蘊(yùn)藏比特幣的礦山，每10分鐘主動(dòng)產(chǎn)生一個(gè)區(qū)塊，只要完成區(qū)塊內(nèi)數(shù)據(jù)運(yùn)算，就可獲得比特幣。由于比特幣每4年的每一區(qū)域產(chǎn)量將減少一半，現(xiàn)在每區(qū)域只能生產(chǎn)25個(gè)比特幣，所以參與運(yùn)算的「礦工」，就得利用專業(yè)「
關(guān)鍵字：臺(tái)積電 ASIC

OTN幀頭定位電路優(yōu)化研究

在OTN幀結(jié)構(gòu)中，Serdes在從高速的串行數(shù)據(jù)中恢復(fù)出數(shù)據(jù)后，數(shù)據(jù)只是按順序以64bit為寬度重新放置，并沒(méi)有按字節(jié)對(duì)齊，所以后續(xù)電路無(wú)法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后，把所有的數(shù)據(jù)按字節(jié)對(duì)齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后，存在著數(shù)據(jù)速率高，位寬大的問(wèn)題。在ASIC或FPGA中，大量的大位寬的數(shù)據(jù)，是不容易運(yùn)行在較高的速率下的。所以需要對(duì)幀定位電路進(jìn)行簡(jiǎn)化，以使得電路在大位寬時(shí)，仍然能夠進(jìn)行高速運(yùn)行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后，提出了一種適合于高速率的、大位寬的處理電路。
關(guān)鍵字： OTN FPGA Serdes ASIC 幀定位 201401