cmos finfet 文章進(jìn)入cmos finfet技術(shù)社區(qū)

大聯(lián)大攻物聯(lián)網(wǎng)添生力軍

　　IC通路商大聯(lián)大積極擴(kuò)大物聯(lián)網(wǎng)、工業(yè)及車用市場布局，旗下世平近日再新增代理無線射頻晶片廠RFaxis的主要產(chǎn)品線CMOS RFeIC;由于RFaxis已獲聯(lián)發(fā)科、展訊公板設(shè)計(jì)的協(xié)力廠商，為大聯(lián)大在亞太市場布局物聯(lián)網(wǎng)增添實(shí)力。　　RFaxis指出，物聯(lián)網(wǎng)感測器節(jié)點(diǎn)的單價，應(yīng)該低于1美元才有可能獲得大規(guī)模普及，這意味著傳統(tǒng)的GaAs(砷化鎵)或SiGe(矽鍺)無線射頻晶片，幾乎難有任何利潤的空間，而RFaxis所推出的純CMOS的裸片解決方案，不論在封裝規(guī)格、性能與成本等各方面，更符合其價格需求。
關(guān)鍵字：大聯(lián)大物聯(lián)網(wǎng) CMOS

SK海力士搶攻CIS　引進(jìn)SoC用12吋晶圓蒸鍍設(shè)備

　　韓系半導(dǎo)體大廠SK海力士(SK Hynix)為量產(chǎn)CMOS影像傳感器(CIS)，將引進(jìn)研究用途系統(tǒng)芯片(SoC)用12吋晶圓蒸鍍設(shè)備，吸引業(yè)界關(guān)注。CIS為智能型手機(jī)相機(jī)模塊、醫(yī)學(xué)用攝影設(shè)備等IT、數(shù)字裝置廣泛使用的非內(nèi)存芯片，近來使用范圍也擴(kuò)大到車用半導(dǎo)體。　　據(jù)南韓MT News報(bào)導(dǎo)，SK海力士近來向南韓一半導(dǎo)體設(shè)備制造廠采購非內(nèi)存用分區(qū)化學(xué)氣相沉積(Space Divided Plasma CVD;SDPCVD)設(shè)備。該設(shè)備將設(shè)置在SK海力士利川工廠研究園區(qū)中，進(jìn)行CIS研究開發(fā)。　　S
關(guān)鍵字：海力士 CMOS CIS

麥瑞半導(dǎo)體與 Silicon Micro Sensors 合作推出同類最佳的百萬像素以太網(wǎng)攝像頭，用于先進(jìn)駕駛輔助系統(tǒng)和工業(yè)視覺

　　高性能線性和電源解決方案、局域網(wǎng)以及時鐘管理和通信解決方案領(lǐng)域的行業(yè)領(lǐng)導(dǎo)者麥瑞半導(dǎo)體公司 (Micrel, Inc.) 和先進(jìn)的光學(xué)與微機(jī)械傳感器系統(tǒng)制造商 Silicon Micro Systems (SMS) 今天發(fā)布用于汽車和工業(yè)系統(tǒng)的全新 HDR-CMOS 百萬像素以太網(wǎng)攝像頭。這款可投入生產(chǎn)的攝像頭由攝像頭專家 SMS(First Sensor 子公司 Silicon Micro Sensors GmbH)設(shè)計(jì)和制造，采用了麥瑞半導(dǎo)體獨(dú)特的低放射網(wǎng)絡(luò)解決方案。　　First
關(guān)鍵字：麥瑞半導(dǎo)體 Silicon Micro Sensors HDR-CMOS

臺積16納米試產(chǎn)海思處理器明年7月量產(chǎn)

　　臺積電昨(12)日宣布，完成16納米主流制程FinFET+(鰭式場效晶體管強(qiáng)化版)全球首顆網(wǎng)通芯片及手機(jī)應(yīng)用處理器試產(chǎn)，預(yù)定本月完成所有可靠性試驗(yàn)，明年7月正式量產(chǎn)。　　這是臺積電拓展先進(jìn)制程一大里程碑。業(yè)界認(rèn)為，正值三星再度與臺積電爭奪蘋果下世代A9處理器訂單之際，臺積電16納米FinFET+技術(shù)到位后，將進(jìn)一步拉大與三星差距，對臺積電而言，A9訂單「有如探囊取物」，最快明年夏天開始投產(chǎn)A9芯片。　　臺積電昨天不對單一客戶導(dǎo)入16納米制程狀況置評，強(qiáng)調(diào)明年底前，估計(jì)將完成近60件產(chǎn)品設(shè)計(jì)定案
關(guān)鍵字：臺積電 FinFET+

是德科技支持臺灣大學(xué)高速射頻和毫米波技術(shù)中心研發(fā) B4G/5G 技術(shù)

　　是德科技公司日前宣布贊助臺灣大學(xué)(NTU)高速射頻與毫米波技術(shù)中心的 B4G MIMO 實(shí)驗(yàn)室。是德科技同時參加了揭牌儀式后舉行的 B4G/5G 技術(shù)論壇。B4G MIMO 實(shí)驗(yàn)室是臺灣大學(xué)高速射頻與毫米波技術(shù)中心實(shí)施的項(xiàng)目之一，旨在開發(fā)未來 4G 和 5G 移動通信系統(tǒng)的關(guān)鍵元器件。　　5G 正在逐步成為滿足移動互聯(lián)網(wǎng)使用需求的核心技術(shù)，為此臺灣當(dāng)局主管部門鼓勵學(xué)術(shù)界開發(fā)未來技術(shù)，并號召臺灣大學(xué)這所知名學(xué)府：1. 建立高速射頻和毫米波技術(shù)中心，2. 研究先進(jìn)技術(shù)，3. 進(jìn)一步推動當(dāng)?shù)禺a(chǎn)業(yè)發(fā)展。是
關(guān)鍵字：是德科技 B4G CMOS

臺媒：大陸半導(dǎo)體勢力步步緊逼臺廠受威脅

中國大陸并不以臺灣為假想敵，但是，國內(nèi)的實(shí)力是實(shí)實(shí)在在的，無論從制程、還是手機(jī)芯片方面，臺灣都感受到了壓力......
關(guān)鍵字：半導(dǎo)體集成電路 CMOS

14/16納米FinFET制程

　　行動裝置如智慧型手機(jī)、平板電腦等應(yīng)用領(lǐng)域，對于半導(dǎo)體晶片的需求走到超低功耗，制程技術(shù)從28奈米制程，到20奈米制程，將于2015年進(jìn)入第一代3D設(shè)計(jì)架構(gòu)的FinFET制程，也就是14/16奈米世代。　　臺積電2015年下半即將量產(chǎn)16奈米世代，英特爾、三星電子(Samsung Electronics)、GlobalFoundries將是14奈米制程世代，英特爾早一些量產(chǎn)，之后是三星，GlobalFoundries制程技術(shù)將屬于三星陣營。　　臺積電因?yàn)闉榇罂蛻籼O果生產(chǎn)20奈米制程晶片，因此16奈
關(guān)鍵字： 16納米 FinFET

基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計(jì)(二)

　　7.1.3 虹膜外邊緣的確定　　(1) 虹膜外邊緣的特征分析　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點(diǎn)是：較相對與虹膜內(nèi)邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說，虹膜內(nèi)部灰度趨近于一致這個事實(shí)，在參考文獻(xiàn)[8]中，介紹的環(huán)量積分算子應(yīng)該式是一種有效的方法。　　即：　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實(shí)現(xiàn)虹膜外邊緣的檢測　　如上分析，虹膜環(huán)量積分算子是檢測虹膜外邊緣的一種有效手段，為了克服虹膜紋理對環(huán)量線
關(guān)鍵字： FPGA 虹膜識別 CMOS

基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計(jì)(一)

　　項(xiàng)目信息　　1.項(xiàng)目名稱：基于FPGA的混沌加密虹膜識別系統(tǒng)設(shè)計(jì) 　　2.應(yīng)用領(lǐng)域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設(shè)計(jì)摘要：　　基于虹膜的生物識別技術(shù)是一種最新的識別技術(shù)，通過一定的虹膜識別算法，可以達(dá)到十分優(yōu)異的準(zhǔn)確性。隨著虹膜識別技術(shù)的發(fā)展，它的應(yīng)用領(lǐng)域越來越寬，不僅在高度機(jī)密場所應(yīng)用，并逐步推廣到機(jī)場、銀行、金融、公安、出入境口岸、安全、網(wǎng)絡(luò)、電子商務(wù)等場合。在研究了虹膜識別算法，即預(yù)處理、特征提取和匹配的基礎(chǔ)上，我們設(shè)計(jì)了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統(tǒng)。本系
關(guān)鍵字： FPGA 虹膜識別 CMOS

CMOS電路ESD保護(hù)結(jié)構(gòu)設(shè)計(jì)

　　1　引　言　　靜電放電會給電子器件帶來破壞性的后果，它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展， CMOS電路的特征尺寸不斷縮小，管子的柵氧厚度越來越薄，芯片的面積規(guī)模越來越大，MOS管能承受的電流和電壓也越來越小，而外圍的使用環(huán)境并未改變，因此要進(jìn)一步優(yōu)化電路的抗ESD性能，如何使全芯片有效面積盡可能小、ESD性能可靠性滿足要求且不需要增加額外的工藝步驟成為IC設(shè)計(jì)者主要考慮的問題。　　2　ESD保護(hù)原理　　ESD保護(hù)電路的設(shè)計(jì)目的就是要避免工作電路成為ESD的放電通路
關(guān)鍵字： CMOS ESD MOS

工業(yè)以太網(wǎng)OPEN IE的數(shù)據(jù)通訊方案

　　1引言　　在當(dāng)今自動化領(lǐng)域，網(wǎng)絡(luò)結(jié)構(gòu)已經(jīng)被廣泛地應(yīng)用于各行各業(yè)的工業(yè)環(huán)境中，它是構(gòu)成各類控制系統(tǒng)的基礎(chǔ)，其性能直接影響著系統(tǒng)整體的綜合指標(biāo)，不同的網(wǎng)絡(luò)種類形式如：串口通訊、現(xiàn)場總線、以太網(wǎng)等已在各類場合獲得了驗(yàn)證和發(fā)展，但隨著近年來it技術(shù)的迅猛發(fā)展，這種格局正在發(fā)生著巨大的變化，特別是以太網(wǎng)技術(shù)正由商業(yè)向工業(yè)、上層向低層、低速向高速、非實(shí)時向?qū)崟r、封閉向透明、層次化向扁平化等方面全面發(fā)展和延伸，并融合了各類現(xiàn)場總線的技術(shù)和協(xié)議，再加上低成本的刺激和速度的提高因素，全球各自動化巨頭廠商也不斷推出&
關(guān)鍵字：西門子以太網(wǎng) cmos

FPGA研發(fā)之道(5)從零開始調(diào)試FPGA

　　“合抱之木，生于毫末;九層之臺，起于壘土;千里之行，始于足下?！?老子《道德經(jīng)》　　對于新手來說，如何上手調(diào)試FPGA是關(guān)鍵的一步。　　對于每一個新設(shè)計(jì)的FPGA板卡，也需要從零開始調(diào)試。　　那么如何開始調(diào)試? 　　下面介紹一種簡易的調(diào)試方法。　　(1) 至少設(shè)定一個輸入時鐘 input sys_clk; 　　(2) 設(shè)定輸出 output [N-1:0] led; 　　(3)設(shè)定32位計(jì)數(shù)器 reg [31:0] led_cnt; 　　(4) 時鐘驅(qū)動
關(guān)鍵字： FPGA JTAG CMOS

德州儀器在銅線鍵合技術(shù)領(lǐng)域處于領(lǐng)導(dǎo)者地位，產(chǎn)品出貨量逾220億件

　　日前，德州儀器(TI)宣布其內(nèi)部組裝點(diǎn)的銅線鍵合技術(shù)產(chǎn)品出貨量已超過220億件，目前正在為汽車和工業(yè)等高可靠性應(yīng)用進(jìn)行批量生產(chǎn)。TI現(xiàn)有的模擬和CMOS硅芯片技術(shù)節(jié)點(diǎn)大多數(shù)已用銅線標(biāo)準(zhǔn)來限定，且所有新技術(shù)和封裝都在用銅線鍵合法來開發(fā)。銅線能提供與金線同等或更佳的可制造性，同時還具有可靠的質(zhì)量并可節(jié)約成本。此外，銅線還能提供比金線高40%的導(dǎo)電性，從而可以用TI的多種模擬和嵌入式處理部件提升用戶的整體產(chǎn)品性能。　　“TI已率先開發(fā)出銅線鍵合法，該產(chǎn)品可適用于廣泛的產(chǎn)品和技術(shù)中，并可在多家
關(guān)鍵字：德州儀器 CMOS TSSOP

網(wǎng)絡(luò)攝像機(jī)淺析

　　網(wǎng)絡(luò)攝像機(jī)是傳統(tǒng)攝像機(jī)與網(wǎng)絡(luò)視頻技術(shù)相結(jié)合的新一代產(chǎn)品，除了具備一般傳統(tǒng)攝像機(jī)所有的圖像捕捉功能外，機(jī)內(nèi)還內(nèi)置了數(shù)字化壓縮控制器和基于WEB的操作系統(tǒng)，使得視頻數(shù)據(jù)經(jīng)壓縮加密后，通過局域網(wǎng)，Internet或無線網(wǎng)絡(luò)送至終端用戶。網(wǎng)絡(luò)攝像機(jī)的應(yīng)用，使得圖像監(jiān)控技術(shù)有了一個質(zhì)的飛躍。第一，網(wǎng)絡(luò)的綜合布線代替了傳統(tǒng)的視頻模擬布線，實(shí)現(xiàn)了真正的三網(wǎng)(音頻、視頻、數(shù)據(jù))合一，網(wǎng)絡(luò)攝像機(jī)即插即用，工程實(shí)施簡便，系統(tǒng)擴(kuò)充方便;第二，跨區(qū)域遠(yuǎn)程監(jiān)控成為可能，特別是利用互聯(lián)網(wǎng)，圖像監(jiān)控已經(jīng)沒有距離限制，而且圖像清晰，
關(guān)鍵字：網(wǎng)絡(luò)攝像機(jī) CMOS CCD

Cadence IP組合和工具支持臺積電新的超低功耗平臺

　　全球知名的電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司今日宣布其豐富的IP組合與數(shù)字和定制/模擬設(shè)計(jì)工具可支持臺積電全新的超低功耗(ULP)技術(shù)平臺。該ULP平臺涵蓋了提供多種省電方式的多個工藝節(jié)點(diǎn)，以利于最新的移動和消費(fèi)電子產(chǎn)品的低功耗需求。　　為加速臺積電超低功耗平臺的技術(shù)發(fā)展，Cadence將包括存儲器、接口及模擬功能的設(shè)計(jì)IP遷移到此平臺。使用Cadence TensilicaÒ數(shù)據(jù)平面處理器，客戶可以從超低功耗平臺受益于各種低功耗DSP應(yīng)用，包括影像、永遠(yuǎn)在線的語音、面部識
關(guān)鍵字： Cadence 臺積電 FinFET