cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 雷達(dá)導(dǎo)引頭關(guān)鍵技術(shù)

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問(wèn)更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DI
關(guān)鍵字： SDRAM FPGA DDR3 接口設(shè)計(jì)

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來(lái)描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

基于FPGA的雙備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高，實(shí)時(shí)處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)，但在一些特殊條件下，無(wú)法實(shí)時(shí)傳輸數(shù)據(jù)，必須使用存儲(chǔ)測(cè)試方法。該方法是在不影響被測(cè)對(duì)象或在允許的范圍下，將微型存儲(chǔ)測(cè)試系統(tǒng)置入
關(guān)鍵字： FPGA 備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

基于Xilinx FPGA的部分動(dòng)態(tài)可重構(gòu)技術(shù)的信號(hào)解調(diào)系統(tǒng)

隨著現(xiàn)代通信技術(shù)的迅速發(fā)展，信號(hào)的調(diào)制方式向多樣化發(fā)展，解淵技術(shù)也隨之不斷向前發(fā)展。為了對(duì)高速大帶寬的信號(hào)進(jìn)行實(shí)時(shí)解調(diào)，現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀，利用FPGA強(qiáng)大的
關(guān)鍵字： Xilinx FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)

基于FPGA與有限狀態(tài)機(jī)的高精度測(cè)角系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

激光跟蹤測(cè)量系統(tǒng)(Laser Tracker System)是工業(yè)測(cè)量系統(tǒng)中常用的一種高精度的測(cè)量?jī)x器，是近十年發(fā)展起來(lái)的新型大尺寸空間測(cè)量?jī)x器，不僅對(duì)靜止目標(biāo)可以測(cè)量，而且對(duì)運(yùn)動(dòng)目標(biāo)也可以進(jìn)行跟蹤測(cè)量。它集合了激光測(cè)距技
關(guān)鍵字： FPGA 有限狀態(tài)機(jī) 高精度測(cè)角系統(tǒng)

FPGA最小系統(tǒng)電路分析：高速SDRAM存儲(chǔ)器接口電路設(shè)計(jì)

高速SDRAM存儲(chǔ)器接口電路設(shè)計(jì)SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運(yùn)行空間，或者作為大量數(shù)據(jù)的緩沖區(qū)。SDRAM是通用的存儲(chǔ)設(shè)備，只要容量和數(shù)據(jù)位寬相同，不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
關(guān)鍵字： SDRAM FPGA 最小系統(tǒng) 電路分析

京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5.0

簡(jiǎn)介作為國(guó)內(nèi)唯一一家具有完全自主知識(shí)產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺(tái)CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商，京微雅格一直在快節(jié)奏的改進(jìn)與產(chǎn)品配套的軟件開(kāi)發(fā)環(huán)境。最近，新一代FPGA/CAP設(shè)計(jì)套件Primace5
關(guān)鍵字：京微雅格 FPGA CAP設(shè)計(jì)套件 Primace5.0

基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

主要針對(duì)目前視頻圖像處理發(fā)展的現(xiàn)狀，結(jié)合FPGA技術(shù)，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片，搭栽專用的編碼解碼芯片進(jìn)行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個(gè)功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計(jì)流程及一些常用技巧來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開(kāi)發(fā)平臺(tái)對(duì)普通相機(jī)輸出的圖像進(jìn)行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
關(guān)鍵字： FPGA 視頻圖像采集顯示系統(tǒng)

采用Cyclone FPGA 實(shí)現(xiàn)智能電網(wǎng)自動(dòng)化

要實(shí)現(xiàn)對(duì)新的或者更新后的智能電網(wǎng)的最優(yōu)控制，需要端到端通信和高效的供電網(wǎng)絡(luò)，特別是傳輸和分配(T FPGA技術(shù)在復(fù)雜智能電網(wǎng)輔助支持系統(tǒng)中扮演了關(guān)鍵角色。典型子站自動(dòng)化體系結(jié)構(gòu)如下圖所示：圖1.典型子站自動(dòng)化體
關(guān)鍵字： Cyclone FPGA 智能電網(wǎng) 自動(dòng)化

FPGA的基本結(jié)構(gòu)：六大組成部分簡(jiǎn)介

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個(gè)單元簡(jiǎn)介如下：1.可編程輸入/輸出單元(I/O單元)目前大多數(shù)FPGA的I/O單元被
關(guān)鍵字： FPGA I/O單元硬核

基于NiosⅡ的人臉檢測(cè)系統(tǒng)設(shè)計(jì)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計(jì)了一個(gè)實(shí)時(shí)人臉檢測(cè)系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測(cè)算法，描述了依據(jù)AdaBoost算法的人臉檢測(cè)軟件實(shí)現(xiàn)過(guò)程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的D
關(guān)鍵字：人臉檢測(cè) FPGA AdaBoost算法分類(lèi)器

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab／Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過(guò)單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。所得
關(guān)鍵字：數(shù)字調(diào)制信號(hào) 直接數(shù)字頻率合成器 FPGA DSP Builder

基于FPGA的石油測(cè)井控制系統(tǒng)

針對(duì)石油測(cè)井儀器須將地下傳感器發(fā)送的不同數(shù)量級(jí)信號(hào)進(jìn)行識(shí)別并恢復(fù)原始數(shù)值，從而方便地面分析地下情況，本文介紹了一種基于FPGA和DSP的石油測(cè)井控制系統(tǒng)的軟硬件設(shè)計(jì)與實(shí)現(xiàn)的新方法，采用FPGA芯片EP1C6T144C8進(jìn)行主要時(shí)序控制，DSP做算法運(yùn)算，不依靠GPIO而用數(shù)據(jù)總線來(lái)控制放大模式位。調(diào)試以及現(xiàn)場(chǎng)試驗(yàn)結(jié)果表明，該系統(tǒng)能夠準(zhǔn)確的實(shí)現(xiàn)對(duì)整支測(cè)井儀器的控制，并且恢復(fù)原始數(shù)據(jù)。
關(guān)鍵字： EP1C6T144C8 數(shù)據(jù)總線 FPGA DSP GPIO

基于FPGA的多軸控制器設(shè)計(jì)

介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且能
關(guān)鍵字： VerilogHDL FPGA 多軸控制器編碼器四細(xì)分