cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

新思科技Synopsys與高云半導(dǎo)體就FPGA設(shè)計(jì)軟件簽署多年OEM協(xié)議

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布：已與廣東高云半導(dǎo)體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項(xiàng)多年OEM協(xié)議。該協(xié)議將使高云的客戶(hù)能夠改善邏輯綜合運(yùn)行時(shí)間，并為GowinGW2A/3S FPGA系列實(shí)現(xiàn)更高質(zhì)量的時(shí)序、面積及功耗設(shè)計(jì)。高云半導(dǎo)體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設(shè)計(jì)套件
關(guān)鍵字： Synopsys FPGA DSP

FPGA研發(fā)之道(13)-設(shè)計(jì)不是湊波形(三)RAM

　　在FPGA內(nèi)部資源中，RAM是較為常用的一種資源。　　通常實(shí)例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過(guò)寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲(chǔ)空間，后者則提供小的存儲(chǔ)空間。　　在實(shí)際應(yīng)用過(guò)程中，一般使用的包括，單端口、雙端口RAM，ROM等形式等不同的形式。實(shí)際應(yīng)用中FIFO也是利用RAM和邏輯一起實(shí)現(xiàn)的。　　對(duì)于一塊RAM中，其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示：　　 ?
關(guān)鍵字： FPGA RAM ROM

FPGA研發(fā)之道(12)-設(shè)計(jì)不是湊波形(二)FIFO(下)

　　FIFO在FPGA設(shè)計(jì)中除了上篇所介紹的功能之外，還有以下作為以下功能使用：　　(1) 內(nèi)存申請(qǐng) 　　在軟件設(shè)計(jì)中，使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請(qǐng)和釋放。特別是在有操作系統(tǒng)的環(huán)境下，可以保證系統(tǒng)的內(nèi)存空間被動(dòng)態(tài)的分配和使用，非常的方便。如果在FPGA內(nèi)部實(shí)現(xiàn)此動(dòng)態(tài)的內(nèi)存分配和申請(qǐng)，相對(duì)來(lái)說(shuō)較為復(fù)雜，例如某些需要外部數(shù)據(jù)存儲(chǔ)且需動(dòng)態(tài)改變的應(yīng)用需求下，需要對(duì)FPGA外部DDR(或SRAM等)的存儲(chǔ)空間，進(jìn)行動(dòng)態(tài)的分配和釋放。通過(guò)使用FIFO作為內(nèi)存分配器，雖然比不上軟件
關(guān)鍵字： FPGA FIFO SRAM

FPGA研發(fā)之道(11)-設(shè)計(jì)不是湊波形(一)FIFO(上)

　　FIFO是FPGA內(nèi)部一種常用的資源，可以通過(guò)FPGA廠家的的IP生成工具生成相應(yīng)的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫(xiě)的時(shí)鐘是否為同一時(shí)鐘，如使用一個(gè)時(shí)鐘則為同步FIFO，讀寫(xiě)時(shí)鐘分開(kāi)則為異步FIFO。一般來(lái)說(shuō)，較大的FIFO可以選擇使用內(nèi)部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。　　一般來(lái)說(shuō)，F(xiàn)IFO的主要信號(hào)包括：　　實(shí)際使用中，可編程滿(mǎn)的信號(hào)(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過(guò)寫(xiě)深度(即寫(xiě)入
關(guān)鍵字： FPGA FIFO RAM

解析FPGA低功耗設(shè)計(jì)

　　在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右，有點(diǎn)過(guò)高了，功耗過(guò)高則會(huì)造成發(fā)熱量增大，溫度高最常見(jiàn)的問(wèn)題就是系統(tǒng)重啟，另外對(duì)FPGA內(nèi)部的時(shí)序也不利，導(dǎo)致可靠性下降。其它硬件電路的功耗是固定的，只有FPGA的功耗有優(yōu)化的余地，因此硬件團(tuán)隊(duì)則極力要求筆者所在的FPGA團(tuán)隊(duì)盡量多做些低功耗設(shè)計(jì)。筆者項(xiàng)目經(jīng)歷尚淺，還是第一次正視功耗這碼事兒，由于項(xiàng)目時(shí)間比較緊，而且xilinx方
關(guān)鍵字： FPGA 低功耗 RTL

基于FPGA的報(bào)文數(shù)據(jù)分析模塊的設(shè)計(jì)

　　摘要：網(wǎng)絡(luò)報(bào)文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過(guò)對(duì)整個(gè)通信過(guò)程的記錄可以為事故分析及運(yùn)行維護(hù)提供依據(jù)。本文提出了一種基于FPGA技術(shù)、結(jié)合相關(guān)通信協(xié)議的報(bào)文數(shù)據(jù)分析系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了報(bào)文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過(guò)仿真運(yùn)行驗(yàn)證了系統(tǒng)良好的處理能力。　　引言　　隨著計(jì)算機(jī)技術(shù)、通信技術(shù)及網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，基于這三種核心技術(shù)的自動(dòng)化智能裝置在電網(wǎng)控制中的作用越來(lái)越突出。其中以交換式以太網(wǎng)和光纖光纜實(shí)現(xiàn)的網(wǎng)絡(luò)通信系統(tǒng)已經(jīng)逐漸成為變電站的重要單元。　　如何記錄、分析某個(gè)智能單
關(guān)鍵字： FPGA 以太網(wǎng) IEC61850 PHY CPU MAC 201411

基于DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)分析與設(shè)計(jì)

　　摘要：隨著視頻壓縮技術(shù)的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進(jìn)行傳輸，一個(gè)百兆網(wǎng)口可以傳輸多達(dá)10多路的IP視頻信號(hào)。目前的服務(wù)器單純依靠CPU進(jìn)行軟解碼已經(jīng)顯得非常吃力[1];匹配高性能的服務(wù)器或者配置多臺(tái)服務(wù)器卻有存在高成本的壓力。針對(duì)這些現(xiàn)狀，本文設(shè)計(jì)了一個(gè)基于TI的DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)。驗(yàn)證結(jié)果顯示，采樣該網(wǎng)絡(luò)視頻解碼系統(tǒng)，可以使得單臺(tái)服務(wù)器增加上百路的IP視頻解碼，同時(shí)不影響服務(wù)器的其它性能，性能可靠且成本有很大優(yōu)勢(shì)。　　1 TI 8
關(guān)鍵字： DaVinci IP視頻 CPU Linux FPGA 201411

基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)

　　采集數(shù)據(jù)的有效傳輸和存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)的發(fā)展保證了數(shù)字圖像在現(xiàn)實(shí)中廣泛應(yīng)用。如今，從多媒體通信領(lǐng)域的遠(yuǎn)程教育、圖像監(jiān)視到醫(yī)學(xué)上的遠(yuǎn)程會(huì)診，都和數(shù)據(jù)的有效傳輸及存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)息息相關(guān)。在國(guó)防工業(yè)領(lǐng)域，圖像數(shù)據(jù)的采集存儲(chǔ)和連續(xù)有效轉(zhuǎn)發(fā)也起著巨大的作用，航空遙感圖像和衛(wèi)星遙感圖像的處理加工，電視制導(dǎo)中數(shù)據(jù)視頻圖像的傳輸，都離不開(kāi)圖像傳輸存儲(chǔ)技術(shù)。本文設(shè)計(jì)的基于Flash的高速大容量固態(tài)數(shù)據(jù)存儲(chǔ)器，采用了基于LVDS的數(shù)據(jù)傳輸方式傳輸兩路高速圖像數(shù)據(jù)，實(shí)現(xiàn)圖像數(shù)據(jù)的高速實(shí)時(shí)存儲(chǔ)。不僅具有處理速度快、設(shè)計(jì)靈活性高等特點(diǎn)
關(guān)鍵字： LVDS 數(shù)據(jù)存儲(chǔ)器 FPGA

多聲源情境下的三維定位與分離系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　項(xiàng)目背景及可行性分析　　項(xiàng)目名稱(chēng)、項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況　　項(xiàng)目主要內(nèi)容：聲音分離的研究在聲音通信、聲學(xué)目標(biāo)檢測(cè)等方面都有著重要的理論和實(shí)用價(jià)值;聲源分離技術(shù)在機(jī)器聽(tīng)覺(jué)、安保監(jiān)控、軍事等領(lǐng)域具有特別的應(yīng)用。目前，嘈雜背景下，單聲源定位與增強(qiáng)，已有所應(yīng)用;但多聲源情景下的定位與分離，由于算法和硬件復(fù)雜，還很少走向應(yīng)用。本項(xiàng)目通過(guò)構(gòu)建麥克風(fēng)陣列信號(hào)采集硬件，實(shí)現(xiàn)FPGA聲音分離算法，以完成兩個(gè)或兩個(gè)以上聲源的三維定位和分離，利用FPGA的并行性，以達(dá)到實(shí)時(shí)性的目標(biāo)。項(xiàng)目難點(diǎn)在于，制作信號(hào)采
關(guān)鍵字： FPGA NE5532 AD73360

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(二)

　　7.1.3 虹膜外邊緣的確定　　(1) 虹膜外邊緣的特征分析　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點(diǎn)是：較相對(duì)與虹膜內(nèi)邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說(shuō)，虹膜內(nèi)部灰度趨近于一致這個(gè)事實(shí)，在參考文獻(xiàn)[8]中，介紹的環(huán)量積分算子應(yīng)該式是一種有效的方法。　　即：　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實(shí)現(xiàn)虹膜外邊緣的檢測(cè) 　　如上分析，虹膜環(huán)量積分算子是檢測(cè)虹膜外邊緣的一種有效手段，為了克服虹膜紋理對(duì)環(huán)量線(xiàn)
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(一)

　　項(xiàng)目信息　　1.項(xiàng)目名稱(chēng)：基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì) 　　2.應(yīng)用領(lǐng)域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設(shè)計(jì)摘要：　　基于虹膜的生物識(shí)別技術(shù)是一種最新的識(shí)別技術(shù)，通過(guò)一定的虹膜識(shí)別算法，可以達(dá)到十分優(yōu)異的準(zhǔn)確性。隨著虹膜識(shí)別技術(shù)的發(fā)展，它的應(yīng)用領(lǐng)域越來(lái)越寬，不僅在高度機(jī)密場(chǎng)所應(yīng)用，并逐步推廣到機(jī)場(chǎng)、銀行、金融、公安、出入境口岸、安全、網(wǎng)絡(luò)、電子商務(wù)等場(chǎng)合。在研究了虹膜識(shí)別算法，即預(yù)處理、特征提取和匹配的基礎(chǔ)上，我們?cè)O(shè)計(jì)了一種可便攜使用的基于FPGA的嵌入式虹膜識(shí)別系統(tǒng)。本系
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于SoC FPGA進(jìn)行工業(yè)設(shè)計(jì)及電機(jī)控制

　　引言　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個(gè)因素，其中包括：性能、工程變更的成本、上市時(shí)間、人員的技能、重用現(xiàn)有IP/程序庫(kù)的可能性、現(xiàn)場(chǎng)升級(jí)的成本，以及低功耗和低成本。　　工業(yè)市場(chǎng)的近期發(fā)展推動(dòng)了對(duì)具有高集成度、高性能、低功耗FPGA器件的需求。設(shè)計(jì)人員更喜歡網(wǎng)絡(luò)通信而不是點(diǎn)對(duì)點(diǎn)通信，這意味著可能需要額外的控制器用于通信，進(jìn)而間接增加了BOM成本、電路板尺寸和相關(guān)NRE(一次性工程費(fèi)用)成本。　　總體擁有成本用于分析和估計(jì)購(gòu)置的壽命周期成本，它是所有與設(shè)計(jì)相關(guān)的直接和間接成本的擴(kuò)展集，包括工
關(guān)鍵字： FPGA SoC 永磁同步電機(jī)

FPGA研發(fā)之道(10)架構(gòu)設(shè)計(jì)漫談(五)數(shù)字電路的靈魂-流水線(xiàn)

　　流水線(xiàn)，最早為人熟知，起源于十九世紀(jì)初的福特汽車(chē)工廠，富有遠(yuǎn)見(jiàn)的福特，改變了那種人圍著汽車(chē)轉(zhuǎn)、負(fù)責(zé)各個(gè)環(huán)節(jié)的生產(chǎn)模式，轉(zhuǎn)變成了流動(dòng)的汽車(chē)組裝線(xiàn)和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線(xiàn)的汽車(chē)。這種改變，不但提升了效率，更是拉開(kāi)了工業(yè)時(shí)代大生產(chǎn)的序幕。　　如今，這種模式常常應(yīng)用于數(shù)字電路的設(shè)計(jì)之中，與現(xiàn)在流驅(qū)動(dòng)的FPGA架構(gòu)不謀而合。舉例來(lái)說(shuō)：某設(shè)計(jì)輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構(gòu)如下所示：　　 ? 　　每個(gè)模塊只
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 流水線(xiàn)

FPGA研發(fā)之道(9)架構(gòu)設(shè)計(jì)漫談(四)并行與復(fù)用

　　FPGA其在眾多器件中能夠被工程師青睞的一個(gè)很重要的原因就是其強(qiáng)悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個(gè)很重要的方式。　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡(jiǎn)單，但是設(shè)計(jì)上卻是相當(dāng)復(fù)雜，對(duì)于現(xiàn)有的FPGA來(lái)說(shuō)，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達(dá)到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計(jì)算結(jié)構(gòu)如下圖所示：　　 ? 　　上圖中：前端處理單元負(fù)責(zé)將進(jìn)入數(shù)據(jù)信息，分配到多個(gè)計(jì)算單元中，圖中為3個(gè)計(jì)算單元(幾個(gè)根據(jù)所需的性能計(jì)算得
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 并行

FPGA研發(fā)之道(8)架構(gòu)設(shè)計(jì)漫談(三)時(shí)鐘和復(fù)位

　　接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時(shí)鐘和復(fù)位。　　時(shí)鐘：根據(jù)時(shí)鐘的分類(lèi)，可以分為邏輯時(shí)鐘，接口時(shí)鐘，存儲(chǔ)器時(shí)鐘等; 　　(1)邏輯時(shí)鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計(jì)和優(yōu)化的結(jié)果，從經(jīng)驗(yàn)而不是實(shí)際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達(dá)100-200Mhz之間，根據(jù)各系列的先后性能會(huì)有所提升，但不是革命性的。　　(2)接口時(shí)鐘，異步信號(hào)的時(shí)序一般也是通過(guò)FPGA片內(nèi)同步邏輯產(chǎn)生，一般
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 復(fù)位