首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cpld／fpga

基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)

  • 摘要：提出采用正則有符號(hào)數(shù)字量(CSD)編碼技術(shù)實(shí)現(xiàn)FIR濾波器。首先分析了FIR數(shù)字濾波器理論及常用設(shè)計(jì)方法的不足，然后介紹了二進(jìn)制數(shù)的CSD編碼技術(shù)及其特點(diǎn)，給出了其于CSD編碼的定點(diǎn)常系數(shù)FIR濾波器設(shè)計(jì)過程，使用
  • 關(guān)鍵字： FPGA  FIR  數(shù)字濾波器  優(yōu)化設(shè)計(jì)    

基于FPGA的TCP粘合設(shè)計(jì)實(shí)現(xiàn)

  • 基于FPGA的TCP粘合設(shè)計(jì)實(shí)現(xiàn),在應(yīng)用級(jí)代理的基礎(chǔ)上，為進(jìn)一步提高數(shù)據(jù)處理的速度，提出了TCP粘合技術(shù)[1]。該技術(shù)在通信雙方建立通信之初對(duì)雙方的握手信號(hào)以及通信原語進(jìn)行分析，獲取必要的信息，決定數(shù)據(jù)的流向，一旦雙方開始通信，該代理就不再
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  粘合  TCP  FPGA  基于  

基于CORDIC算法和FPGA的數(shù)字頻率校正的實(shí)現(xiàn)

  • 本文通過對(duì)CORDIC算法的工作原理進(jìn)行分析，給出了基于CORDIC算法和FPGA實(shí)現(xiàn)數(shù)字頻率校正的實(shí)現(xiàn)方案。仿真結(jié)果證明，該方法可以實(shí)現(xiàn)標(biāo)準(zhǔn)的正弦波和余弦波信號(hào)，可以直接作為頻偏校正單元來對(duì)數(shù)字頻率信號(hào)進(jìn)行校正。
  • 關(guān)鍵字： CORDIC  FPGA  算法  數(shù)字頻率    

基于FPGA-NIOS的多功能留言機(jī)設(shè)計(jì)

  • 摘要：隨著科技的進(jìn)步，人們生活中對(duì)于聯(lián)絡(luò)的需求越來越高，而傳統(tǒng)基于電話的留言機(jī)在沒有手機(jī)或電話的情況下具有諸多不便。針對(duì)上述需求，設(shè)計(jì)了一款應(yīng)用于家庭用戶中的多功能留言機(jī)?？紤]到FPGA的諸多特點(diǎn)，采用可
  • 關(guān)鍵字： FPGA-NIOS  多功能  留言機(jī)    

基于FPGA的倏逝波型光纖氣體檢測(cè)研究

  • 摘要：文章就光纖氣體傳感器的背景和發(fā)展進(jìn)行了介紹，并且對(duì)倏逝波型的光纖氣體檢測(cè)原理進(jìn)行了分析與研究。設(shè)計(jì)了一款基于FPGA的倏逝波型的光纖氣體檢測(cè)系統(tǒng)。通過模擬與實(shí)驗(yàn)，提高了檢測(cè)靈敏度和響應(yīng)時(shí)間，可進(jìn)行多
  • 關(guān)鍵字： FPGA  倏逝波型  光纖氣體  檢測(cè)    

賽靈思強(qiáng)化通信市場(chǎng)競(jìng)爭(zhēng)力 欲成為FPGATOP1供應(yīng)商

  • 　　一直以來，通信都是賽靈思整體業(yè)務(wù)的中流砥柱。今年年初，賽靈思專門成立通信事業(yè)部，并成功完成三起在光網(wǎng)絡(luò)領(lǐng)域的收購，更好地布局通信市場(chǎng)，他們的目標(biāo)是成為華為、中興等通信廠商的FPGATOP1供應(yīng)商。 　　2011年發(fā)生的那些兒事和即將發(fā)生的那些事兒無不顯示著賽靈思在通信市場(chǎng)的持續(xù)專注和深耕。
  • 關(guān)鍵字： 賽靈思  FPGA  光網(wǎng)絡(luò)  

基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元

  • 　本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì)，讀取帶有絕對(duì)式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs，通信速率可達(dá)2.5Mb/s，將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中，驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分，控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級(jí)。
  • 關(guān)鍵字： CPLD  絕對(duì)式編碼器  高精度  高速伺服單元    

基于FPGA短波差分跳頻信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：差分跳頻(DFH)是一種新的短波跳頻技術(shù)，它主要?dú)w結(jié)為一種G函數(shù)算法，這種G函數(shù)集跳頻圖案、信息調(diào)制與解調(diào)于一體。它的通信機(jī)理與常規(guī)跳頻完全不同，較好的解決了數(shù)據(jù)速率和跟蹤、干擾等問題，代表了當(dāng)前短波通
  • 關(guān)鍵字： FPGA  短波差分  跳頻信號(hào)  發(fā)生器    

基于DSP+CPLD的異步電動(dòng)機(jī)控制系統(tǒng)開發(fā)平臺(tái)設(shè)計(jì)

  • 隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展，現(xiàn)代交流調(diào)速技術(shù)在國(guó)民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前，高...
  • 關(guān)鍵字： DSP  CPLD  電機(jī)控制  

賽靈思Spartan-6 FPGA助力最新NI CompactRIO系統(tǒng)

  • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 NIWeek 大會(huì)期間宣布，美國(guó)國(guó)家儀器公司 (NI) 推出采用賽靈思旗艦型Spartan?-6 FPGA的業(yè)界首款多核、性能最高的 NI CompactRIO 系統(tǒng)和最小型化的 NI Single-Board RIO器件，進(jìn)一步豐富了其可重配置 I/O (RIO) 高級(jí)控制與監(jiān)控產(chǎn)品系列。
  • 關(guān)鍵字： 賽靈思  Spartan-6 FPGA  

基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

  • 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
  • 關(guān)鍵字： FPGA/CPLD  實(shí)現(xiàn)  UART  簡(jiǎn)易  Verilog  基于  

基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)

  • 基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì),人為地對(duì)雷達(dá)進(jìn)行測(cè)試時(shí)，有時(shí)只對(duì)雷達(dá)的某個(gè)和某些參數(shù)感興趣，希望在回波中表征感興趣的參數(shù)強(qiáng)一些，這時(shí)就應(yīng)該在回波中去掉雜波和噪聲的影響，而這在實(shí)際的外場(chǎng)試飛過程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)
  • 關(guān)鍵字： 目標(biāo)  模擬器  設(shè)計(jì)  雷達(dá)  系統(tǒng)  FPGA  嵌入式  基于  

基于FPGA的漢明距離電路的實(shí)現(xiàn)

  • 摘要：FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統(tǒng)的設(shè)計(jì)和維護(hù)風(fēng)險(xiǎn)，降低產(chǎn)品成本，縮短設(shè)計(jì)周期。文中給出了利用FPGA設(shè)計(jì)漢明距離的計(jì)算電路，同時(shí)給出與通過有效
  • 關(guān)鍵字： FPGA  漢明距離  電路    

基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)

  • 　　引言　　目前，市場(chǎng)上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對(duì)LED大屏幕顯示屏來說，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢，難于滿足系統(tǒng)要求。以FPGA
  • 關(guān)鍵字： 顯示屏  控制系統(tǒng)  圖文  LED  MCU  FPGA  基于  

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x

  • FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的
  • 關(guān)鍵字： 數(shù)字式相位  測(cè)量?jī)x  低頻  實(shí)現(xiàn)  單片機(jī)  FPGA  
共6991條 284/467 |‹ « 282 283 284 285 286 287 288 289 290 291 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473