首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

基于TMS320C6416與FPGA的實(shí)時光電圖像識別系統(tǒng)

  • 基于TMS320C6416與FPGA的實(shí)時光電圖像識別系統(tǒng),光電混合模式識別以其高速并行處理和無串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識別實(shí)用化和實(shí)時化的重要途徑，其在目標(biāo)識別、指紋識別、光纖檢測、工業(yè)零件識別、汽車牌照識別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識別
  • 關(guān)鍵字： 圖像  識別  系統(tǒng)  光電  實(shí)時  TMS320C6416  FPGA  基于  

FPGA設(shè)計中毛刺信號解析

  • FPGA設(shè)計中毛刺信號解析,在FPGA的設(shè)計中，毛刺現(xiàn)象是長期困擾電子設(shè)計工程師的設(shè)計問題之一, 是影響工程師設(shè)計效率和數(shù)字系統(tǒng)設(shè)計有效性和可靠性的主要因素。由于信號在FPGA的內(nèi)部走線和通過邏輯單元時造成的延遲,在多路信號變化的瞬間，組合
  • 關(guān)鍵字： 解析  信號  毛刺  設(shè)計  FPGA  

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計與實(shí)現(xiàn)

  • 研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(DRFM)單元的設(shè)計與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲單元設(shè)計方法；著重闡述了數(shù)字射頻存儲單元的設(shè)計思路, 給出了系統(tǒng)的設(shè)計方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計的DRFM滿足設(shè)計系統(tǒng)要求。
  • 關(guān)鍵字： FPGA  DRFM  雷達(dá)  多目標(biāo)    

基于FPGA的PCM3032路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計

  • 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32...
  • 關(guān)鍵字： FPGA  PCM30  信號同步  

基于FPGA的超聲波信號處理研究

  • 摘要：為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波
  • 關(guān)鍵字： FPGA  超聲波  信號處理    

基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計

  • 摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計軟件QuartusⅡ8．0為開發(fā)平臺，利用Verilog HDL硬
  • 關(guān)鍵字： FPGA  PCM  30  系統(tǒng)    

LTE中卷積碼的譯碼器設(shè)計與FPGA實(shí)現(xiàn)

  • 摘要：基于長期演進(jìn)(LTE)的Tail-biting卷積碼，介紹了維特比譯碼算法，它是一種最優(yōu)的卷積碼譯碼算法。由于Tail-biting卷積碼的循環(huán)特性，采用固定延遲譯碼的方法，降低了譯碼復(fù)雜度。通過使用全并行的結(jié)構(gòu)及簡單的回
  • 關(guān)鍵字： FPGA  LTE  卷積碼  譯碼器    

一種高速I2C總線從器件接口IP核的設(shè)計與實(shí)現(xiàn)

  • I2C總線作為一種事實(shí)上的國際標(biāo)準(zhǔn)，在超過100種不同的IC上實(shí)現(xiàn)并且得到超過50家公司的許可。它具有連線少，結(jié)構(gòu)簡單的特點(diǎn)。本文介紹了一種高速I2C從器件接口電路IP核設(shè)計。在系統(tǒng)應(yīng)用中，單片機(jī)作為主控器件，本IP核作為從器件中的接口電路，它們通過I2C總線相連，實(shí)現(xiàn)MCU對IC或FPGA中相關(guān)寄存器的訪問。從而代替了MCU通用的地址數(shù)據(jù)接口，大大減少了IC或FPGA的管腳數(shù)量，節(jié)省了I/O資源，這對于I/O資源緊張的IC設(shè)計和FPGA開發(fā)是非常有意義的。
  • 關(guān)鍵字： FPGA  I2C總線  IP核  201107  

基于FPGA的高速通道校正實(shí)現(xiàn)

  • 當(dāng)今社會無線通信迅猛發(fā)展，無線通信用戶激增，要解決通信系統(tǒng)容量、帶寬限制等這些嚴(yán)重問題的一個關(guān)鍵技術(shù)就是多天線通信技術(shù)。這項(xiàng)技術(shù)的使用能大幅度地提高無線通信系統(tǒng)的頻譜效率和鏈路可靠性，與單天線系統(tǒng)相比，用多天線系統(tǒng)發(fā)射和接收信號能獲得陣列增益(或稱波束形成增益)、分集增益、多路復(fù)用增益和干擾抑制等優(yōu)勢。然而多天線技術(shù)帶來諸多優(yōu)勢的同時會不可避免地引起通道不一致性問題[1]。在實(shí)際工程應(yīng)用中，陣列接收機(jī)的多個通道由于PCB(印制電路板)走線長度不等、通道特性存在差異等硬件的非理想因素，導(dǎo)致多個通道接收到的
  • 關(guān)鍵字： FPGA，Xilinx  201107  

CDMA 2000系統(tǒng)中前向鏈路卷積編碼器的FPGA實(shí)現(xiàn)

  • 摘要：為了縮短卷積編碼器設(shè)計周期，使硬件設(shè)計更具靈活性，在介紹卷積編碼器原理的基礎(chǔ)上，論述了一種基于可編程邏輯器件，采用模塊化設(shè)計方法，利用VHDL硬件描述語言實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器的方法，給
  • 關(guān)鍵字： FPGA  實(shí)現(xiàn)  編碼器  鏈路  系統(tǒng)  CDMA  

利用FPGA平臺架構(gòu)提升信息娛樂系統(tǒng)設(shè)計靈活性

  • 開發(fā)車載信息娛樂系統(tǒng)面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計...
  • 關(guān)鍵字： 車載信息娛樂系統(tǒng)  FPGA  OEM  

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

  • 基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn), 　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個功率單元，每個功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3
  • 關(guān)鍵字： 技術(shù)  算法  實(shí)現(xiàn)  中性  變頻器  FPGA  DSP  高壓  基于  

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

  • 基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示,采用自頂向下的設(shè)計思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點(diǎn)陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計方法及實(shí)際電路。
  • 關(guān)鍵字： 點(diǎn)陣  顯示  LED  系統(tǒng)  CPLD  嵌入式  基于  

基于軟件測試技術(shù)的FPGA測試研究

  • 基于對FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測試技術(shù)在FPGA測試中的應(yīng)用, 并分析了其可行性; 通過對比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測試要求，從而在軟件測試技術(shù)的基礎(chǔ)上針對FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測試方法。
  • 關(guān)鍵字： FPGA  軟件  測試技術(shù)  測試    

基于CPLD／FPGA的多串口設(shè)計與實(shí)現(xiàn)

  • 摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計方案。實(shí)現(xiàn)并行口到多個全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時
  • 關(guān)鍵字： CPLD  FPGA  多串口    
共6991條 285/467 |‹ « 283 284 285 286 287 288 289 290 291 292 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473