首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cpld／fpga

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計(jì)

  • 0引言可編程電源指某些功能或參數(shù)可以通過計(jì)算機(jī)軟件編程進(jìn)行控制的電源?？删幊屉娫吹膶?shí)現(xiàn)方法...
  • 關(guān)鍵字： FPGA  可編程電壓源  設(shè)計(jì)  Cyclone  

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

  • 　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場(chǎng)等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時(shí)實(shí)現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。 　　Altera器件市場(chǎng)資深總監(jiān)Luanne Schirrmeister評(píng)論說：“我們比競(jìng)爭(zhēng)產(chǎn)品
  • 關(guān)鍵字： Altera  FPGA  Cyclone  開發(fā)套件  

基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

  • 摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求，設(shè)計(jì)一種基于Altera公司的現(xiàn)場(chǎng)可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動(dòng)時(shí)序電路，驅(qū)動(dòng)時(shí)序使用VHDL語言編寫，在QuartusⅡ平臺(tái)上進(jìn)行時(shí)序
  • 關(guān)鍵字： TDI-CCD  FPGA  時(shí)序  電路設(shè)計(jì)    

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

  • 采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì),概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號(hào)轉(zhuǎn)換成模擬電壓信號(hào)。實(shí)驗(yàn)表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)
  • 關(guān)鍵字： 原理  設(shè)計(jì)  系統(tǒng)  電壓  FPGA  可編程  采用  

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

  • 基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時(shí)間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
  • 關(guān)鍵字： 設(shè)計(jì)開發(fā)  故障  方法  FPGA  解決  EDA  仿真技術(shù)  基于  

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案

  • 采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案,眾所周知眼晴是“心靈之窗”，而對(duì)于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計(jì)了智
  • 關(guān)鍵字： 設(shè)計(jì)  方案  智能  技術(shù)  FPGA  采用  

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)

  • 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL
  • 關(guān)鍵字： 優(yōu)化  原理  設(shè)計(jì)  電路  語言  CPLD/FPGA  VHDL  采用  

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

  • 高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動(dòng)的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這
  • 關(guān)鍵字： III  FPGA  技術(shù)  Cyclone  使用  LCD  HDTV  高清晰  

基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要:本文針對(duì)A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺(tái)進(jìn)行驗(yàn)證，并對(duì)驗(yàn)證結(jié)果進(jìn)行分析，評(píng)估了系統(tǒng)的性能，證實(shí)了該算法的
  • 關(guān)鍵字： FPGA  壓縮編碼    

基于PC104總線和CPLD的測(cè)頻模件設(shè)計(jì)

  • 摘要：根據(jù)某測(cè)試系統(tǒng)的需要，設(shè)計(jì)基于PCl04總線和CPLD的高精度測(cè)頻模件，采用多周期同步測(cè)頻法實(shí)現(xiàn)對(duì)所測(cè)頻段的等精度測(cè)量。設(shè)計(jì)了該測(cè)頻模件的硬件電路，并給出用CPLD實(shí)現(xiàn)數(shù)字頻率計(jì)的詳細(xì)VHDL源代碼。采用原理圖的
  • 關(guān)鍵字： CPLD  104  PC  總線    

基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 摘要：基于常用的MEMS慣性器件微型加速度計(jì)，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計(jì)方案，微加速度計(jì)的模擬輸出信號(hào)經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行顯示和
  • 關(guān)鍵字： FPGA  ARM  微加速度計(jì)  數(shù)據(jù)采集    

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺(tái)DSPEED-ADC_S4000

  • 　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級(jí)超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺(tái)DSPEED-ADC_S4000正式上市。該平臺(tái)采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點(diǎn)DSP TMS320C6455作為運(yùn)算核心，集成大容量DDR2、FIFO等高速動(dòng)態(tài)存儲(chǔ)器，可完成諸如數(shù)字下變頻、多級(jí)濾波、數(shù)據(jù)抽取、傅立葉變換等各種復(fù)雜的數(shù)字信號(hào)處理應(yīng)用及算法評(píng)估。平臺(tái)尺寸為6U cPCI工業(yè)標(biāo)準(zhǔn)，接插件上
  • 關(guān)鍵字： 艾科瑞德  ADC  FPGA  數(shù)據(jù)采集處理平臺(tái)  

基于CPLD的異步串行通訊控制器的研究與設(shè)計(jì)

  • 本文在對(duì)異步串行通信協(xié)議進(jìn)行分析的基礎(chǔ)上，根據(jù)實(shí)際工程的需要，對(duì)異步串行通信控制器進(jìn)行了詳細(xì)設(shè)計(jì)，并結(jié)合CPLD器件，采用VHDL語言，對(duì)設(shè)計(jì)方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證，通過最后時(shí)序仿真的波形圖得出了設(shè)計(jì)方案的正確，而且加載了該設(shè)計(jì)程序的CPLD在實(shí)際工程中能夠很好地與處理器進(jìn)行連接來收發(fā)數(shù)據(jù)，從而為那些沒有串行異步接口的處理器提供一個(gè)比較理想的設(shè)計(jì)方案。
  • 關(guān)鍵字： CPLD  異步串行  通訊  控制器    

Altera和Apical交付首個(gè)HD WDR FPGA監(jiān)控應(yīng)用解決方案

  • 　　Altera公司和Apical有限公司今天宣布，為視頻監(jiān)控?cái)z像機(jī)提供世界上第一個(gè)高清晰寬動(dòng)態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達(dá)洲拉斯維加斯3月24號(hào)到26號(hào)舉行的國際安防大會(huì)(ISC)西部博覽會(huì)上，Altera展示了這一解決方案。Altera和Apical全面的解決方案保證了各種照明條件下優(yōu)異的視頻圖像質(zhì)量，而這是前幾代監(jiān)控?cái)z像機(jī)面臨的主要瓶頸問題。結(jié)合Altera的 Cyclone® III和Cyclone IV FPGA以及Apical的知識(shí)產(chǎn)權(quán)(IP)，這一解決方案
  • 關(guān)鍵字： Altera  FPGA  視頻監(jiān)控  CMOS  

基于FPGA實(shí)現(xiàn)的FFT插值正弦波頻率估計(jì)

  • 摘要：在分析雙線幅度法(Rife)、修正雙線幅度法(MRife)、傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上，結(jié)合FPGA的并行處理優(yōu)勢(shì)，將迭代變?yōu)椴⑿羞\(yùn)算，由此得出了一種快速頻率估計(jì)算法。并將新算法進(jìn)行FPGA設(shè)計(jì)，給出了算法
  • 關(guān)鍵字： FPGA  FFT  插值  正弦波    
共6991條 353/467 |‹ « 351 352 353 354 355 356 357 358 359 360 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473