基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
摘要:基于常用的MEMS慣性器件微型加速度計(jì),介紹一種采用ARM和FPGA架構(gòu)來(lái)采集加速度數(shù)值的設(shè)計(jì)方案,微加速度計(jì)的模擬輸出信號(hào)經(jīng)A/D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存,然后ARM接收FPGA的輸出數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行顯示和存儲(chǔ).對(duì)如何用FPGA實(shí)現(xiàn)該數(shù)據(jù)采集系統(tǒng)的傳輸控制和數(shù)據(jù)緩存,以及FPGA與A/D轉(zhuǎn)換芯片和ARM的接口設(shè)計(jì)給出了說(shuō)明,實(shí)現(xiàn)了加速度數(shù)值的采集、傳輸、顯示和存儲(chǔ),該方法配置靈活、通用性強(qiáng),可以較好地移植到相關(guān)器件的數(shù)據(jù)采集系統(tǒng)中。
關(guān)鍵詞:數(shù)據(jù)采集;微加速度計(jì);FPGA;ARM;TLC0820
0 引言
加速度計(jì)是一種應(yīng)用十分廣泛的慣性傳感器,它可以用來(lái)測(cè)量運(yùn)動(dòng)系統(tǒng)的加速度。目前的加速度計(jì)大多采用微機(jī)電技術(shù)(MEMS)進(jìn)行設(shè)計(jì)和制造的微型加速度計(jì),由于采用了微機(jī)電技術(shù),其設(shè)計(jì)尺寸大大縮小,一個(gè)MEMS加速度計(jì)只有指甲蓋的一小部分,MEMS加速度計(jì)具有體積小、重量輕、能耗低等優(yōu)點(diǎn)。
隨著微加速度計(jì)的應(yīng)用越來(lái)越廣泛,對(duì)于微加速度計(jì)的數(shù)據(jù)信號(hào)采集和存儲(chǔ)變得極為重要。傳統(tǒng)的數(shù)據(jù)采集方法多數(shù)是用單片機(jī)完成的,其編程簡(jiǎn)單、控制靈活,但缺點(diǎn)是控制周期長(zhǎng)、速度慢,特別是對(duì)高速轉(zhuǎn)換的數(shù)據(jù)來(lái)說(shuō),單片機(jī)的慢速度極大地限制了數(shù)據(jù)傳輸速度。而FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)具有單片機(jī)無(wú)法比擬的優(yōu)勢(shì)。FPGA時(shí)鐘頻率高,內(nèi)部延時(shí)小,全部控制邏輯由硬件完成,速度快、效率高,適于大數(shù)據(jù)量的高速傳輸控制。在高速數(shù)據(jù)采集方面,F(xiàn)PGA有單片機(jī)無(wú)法比擬的優(yōu)勢(shì),然而單片機(jī)的接口豐富,數(shù)據(jù)處理能力強(qiáng),便于完成數(shù)據(jù)的顯示和存儲(chǔ)等操作。
綜合單片機(jī)與FPGA的優(yōu)點(diǎn),這里介紹一種基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集存儲(chǔ)系統(tǒng),結(jié)合MXR6150G/M加速度計(jì)傳感器和TLC0820-A/D轉(zhuǎn)換芯片,提供了一種配置靈活、通用性強(qiáng)的數(shù)據(jù)采集方案。
1 系統(tǒng)整體設(shè)計(jì)方案
圖1是數(shù)據(jù)采集系統(tǒng)的總體結(jié)構(gòu)框圖,該系統(tǒng)主要由雙軸加速度計(jì)、A/D轉(zhuǎn)換器、FPGA和ARM處理器四大部分組成。雙軸加速度計(jì)輸出兩路模擬信號(hào),分別代表z軸與y軸的加速度值,通過(guò)A/D轉(zhuǎn)換芯片把輸入的兩路模擬信號(hào)轉(zhuǎn)換為8位的數(shù)字信號(hào),F(xiàn)PGA接收來(lái)自A/D轉(zhuǎn)換芯片的數(shù)字信號(hào),并對(duì)數(shù)字信號(hào)進(jìn)行處理,處理后的數(shù)據(jù)經(jīng)過(guò)FPGA中的FIFO存儲(chǔ)器緩存后由ARM處理器采取中斷方式接收采集,采集到的數(shù)據(jù)可以通過(guò)串口通信在PC機(jī)上實(shí)時(shí)顯示,也可以通過(guò)IDE接口存儲(chǔ)到大容量硬盤(pán)。
評(píng)論