首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

  • FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從
  • 關(guān)鍵字： 接口  設(shè)計(jì)  USB  系統(tǒng)  嵌入式  FPGA  

FPGA 協(xié)處理的進(jìn)展

  • 對許多包含并行性或可流水化的算法而言，由于裕量連接帶寬可實(shí)現(xiàn)用戶自定義的數(shù)據(jù)通路，這樣，邏輯可在一個時鐘周期內(nèi)訪問存儲器或訪問另一個邏輯塊的結(jié)果，從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預(yù)先確定的用以實(shí)現(xiàn)不同功能的邏輯塊集合，所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來實(shí)現(xiàn)器件資源的最佳利用。




  • 關(guān)鍵字： 進(jìn)展  處理  FPGA  交換  

基于高速幀同步和相位模糊估計(jì)法的FPGA實(shí)現(xiàn)

Altera Stratix IV GT FPGA與QSFP實(shí)現(xiàn)互操作性

  • 　　Altera 公司今天宣布其Stratix® IV GT FPGA 實(shí)現(xiàn)了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器，設(shè)計(jì)人員現(xiàn)在可以運(yùn)用 FPGA 的靈活性和性能優(yōu)勢在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件，從而增加總系統(tǒng)帶寬。 　　QSFP 是一些計(jì)算及電信應(yīng)用中使用的高性能交換機(jī)、路
  • 關(guān)鍵字： Altera  FPGA  Stratix  QSFP  

基于FPGA的DDS設(shè)計(jì)

  • 摘要：利用現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時利用Ahera公司
  • 關(guān)鍵字： FPGA  DDS    

基于FPGA的時間間隔測量模塊設(shè)計(jì)

  • 摘要：介紹一種基于FPGA技術(shù)的時間間隔測量方法，通過分析FPGA的主要技術(shù)優(yōu)勢及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時間間隔測量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選用的軟件并進(jìn)行軟件設(shè)計(jì)。描述
  • 關(guān)鍵字： FPGA  時間間隔測量  模塊設(shè)計(jì)    

基于CPLD和ISA總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 摘要：介紹一種基于復(fù)雜可編程邏輯器件(CPLD)的數(shù)據(jù)采集系統(tǒng)，并給出詳細(xì)的設(shè)計(jì)方案。計(jì)算機(jī)通過ISA總線實(shí)現(xiàn)與數(shù)據(jù)采集系統(tǒng)的指令和數(shù)據(jù)傳輸。通過VHDL編程實(shí)現(xiàn)CPLD對12位串行模數(shù)轉(zhuǎn)換器ADS7816的控制。最后，給出該
  • 關(guān)鍵字： CPLD  ISA  總線  數(shù)據(jù)采集    

CPLD在臭氧電源中的應(yīng)用

  • 摘要：利用壓控振蕩器CD4046和可編程邏輯器件EPM7128構(gòu)成控制系統(tǒng)，通過調(diào)節(jié)逆變輸出脈沖的占空比和頻率，實(shí)現(xiàn)臭氧電源輸出電壓和頻率的調(diào)節(jié)，從而達(dá)到對臭氧電源輸出功率的調(diào)節(jié)。調(diào)試結(jié)果表明該系統(tǒng)滿足實(shí)時性和功耗
  • 關(guān)鍵字： CPLD  臭氧電源  中的應(yīng)用    

TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計(jì)

  • 摘要：介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計(jì)。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲器以及顯示器接口等芯片，利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)
  • 關(guān)鍵字： 接口  設(shè)計(jì)  系統(tǒng)  采集  CPLD  視頻  TMS320F2812  

FPGA和ARM的Profibus-DP主站通信平臺設(shè)計(jì)

  • 摘要：提出一個使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)
  • 關(guān)鍵字： Profibus-DP  FPGA  ARM  通信    

基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

  • 摘要：討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法，該算法基于m序列本原多項(xiàng)式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_發(fā)平臺，并
  • 關(guān)鍵字： FPGA  偽隨機(jī)序列  發(fā)生器    

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

  • 摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
    關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
  • 關(guān)鍵字： FPGA  芯片  高速數(shù)據(jù)  采集    

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

  • 雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號，用來對雷達(dá)系統(tǒng)進(jìn)行性能測試和評估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法；簡要介紹了設(shè)計(jì)思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì)，并給出了測試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)回波  發(fā)生器    

基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

  • 未來戰(zhàn)場必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn)，用于制導(dǎo)的武器數(shù)據(jù)鏈?zhǔn)瞧渲兄匾画h(huán)。通常武器數(shù)據(jù)鏈用...
  • 關(guān)鍵字： Simulink  數(shù)據(jù)鏈系統(tǒng)  仿真  FPGA  

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

  • 摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個高級主控制器，一個外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
  • 關(guān)鍵字： ISPl  FPGA  362  紅外成像系統(tǒng)    
共6991條 352/467 |‹ « 350 351 352 353 354 355 356 357 358 359 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473