cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

用FPGA實現(xiàn)MAC核所要完成的功能

用FPGA實現(xiàn)MAC核所要完成的功能-MAC發(fā)送模塊可將上層協(xié)議提供的數(shù)據(jù)封裝之后通過MII接口發(fā)送給PHY。
關(guān)鍵字： FPGA MAC MII

FPGA verilog實現(xiàn)的1602時鐘計數(shù)器-網(wǎng)上很少用人公開這一類代碼，一搜FPGA 1602，都是寫一個靜態(tài)的顯示，在實際應(yīng)用中，是沒有用的，因此這個簡單的例子，給大家拋磚引玉了！
關(guān)鍵字： FPGA 1602時鐘計數(shù)器

如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過程中，當(dāng)FPGA管腳較多的時候，手工排布管腳不僅效率低，而且很容易出錯。借助PlanAhead和Adept等工具，可以很方便快速的實現(xiàn)管腳排布。
關(guān)鍵字： PlanAhead Adept FPGA

組合邏輯設(shè)計中的毛刺現(xiàn)象-和所有的數(shù)字電路一樣，毛刺也是FPGA電路中的棘手問題，它的出現(xiàn)會影響電路工作的穩(wěn)定性，可靠性，嚴(yán)重時會導(dǎo)致整個數(shù)字系統(tǒng)的誤動作和邏輯紊亂。
關(guān)鍵字：毛刺 FPGA 電路

FPGA管腳分配時需注意的一些事項-設(shè)計過FPGA的原理圖，看FPGA的手冊，說管腳的分配問題，如時鐘管腳要用GC類管腳，而且單端時鐘輸入時要用P類型的管腳，不能用N類型管腳等等。
關(guān)鍵字： FPGA

學(xué)習(xí)FPGA需要注意的幾個重要問題-如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問題給大家談幾點自己的看法。
關(guān)鍵字： FPGA 數(shù)字電路 HDL語言

使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無線通信或者進(jìn)行信號處理時，一般按照這樣的步驟進(jìn)行
關(guān)鍵字： FPGA Matlab仿真 SignalTapII

FPGA專家教您如何在FPGA設(shè)計中使用HLS-Luke Miller并非一開始就是HLS（高層次綜合）的倡導(dǎo)者。在使用早期的工具版本的時候，他似乎有過一些糟糕的經(jīng)歷。
關(guān)鍵字： FPGA HLS

深度學(xué)習(xí)算法有望在FPGA和超級計算機(jī)上運行-由NSF資助的一個研究項目，目前正在研究如何使用RDMA高性能連接器將深度學(xué)習(xí)算法在FPGA和跨系統(tǒng)之間運行；另一個由Andrew Ng和兩個超算專家牽頭的項目，則希望把模型放在超級計算機(jī)上，給它們一個Python接口。
關(guān)鍵字： FPGA 深度學(xué)習(xí) 人工智能

不可錯過的400Gbps以太網(wǎng)演示-在那里，毫無疑問你會駐足在賽靈思展位前（# 23）觀看一個基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網(wǎng)測試系統(tǒng)，該系統(tǒng)連接四個100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：賽靈思 FPGA 光模塊

一個FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開發(fā)并行計算機(jī)體系架構(gòu)”。
關(guān)鍵字： FPGA RISC處理器

基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁上發(fā)布了一則關(guān)于 Corsa Technology簡短博客信息，提到Corsa公司制作了一對基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎。Ferro同時簡單討論了此引擎是否適用于WANs網(wǎng)絡(luò)。
關(guān)鍵字： SDN FPGA WAN

嵌入式視覺系統(tǒng)的構(gòu)建模塊-在本文中我們將會介紹嵌入式視覺系統(tǒng)的高級元素；如何簡便快捷地使用軟件 API 和 IP 庫構(gòu)建嵌入式視覺系統(tǒng)，如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
關(guān)鍵字： FPGA 嵌入式

片內(nèi)時鐘的組合思路和設(shè)計技巧-我們都知道，當(dāng)奇數(shù)個反相器串聯(lián)在一起，并且把最后一級的輸出反饋給第一級的輸入時，在邏輯上會產(chǎn)生震蕩，這樣的電路結(jié)構(gòu)通常被稱為Ring OSC。
關(guān)鍵字： FPGA RingOSC 片內(nèi)時鐘

DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應(yīng)用-橋梁的應(yīng)變監(jiān)測系統(tǒng)中主要的部分就是橋梁應(yīng)力信號的采集控制，通過對橋梁結(jié)構(gòu)的應(yīng)力監(jiān)測系統(tǒng)特點進(jìn)行詳細(xì)分析基礎(chǔ)上，，將FPGA嵌入式技術(shù)和無線網(wǎng)絡(luò)技術(shù)相結(jié)合，橋梁應(yīng)力采集模塊實現(xiàn)橋梁應(yīng)力數(shù)據(jù)采集以及A/D轉(zhuǎn)換，應(yīng)力數(shù)據(jù)經(jīng)串口到GPRS DTU，然后轉(zhuǎn)換為TCP/IP數(shù)據(jù)包，使用GPRSDTU通過GPRS 網(wǎng)絡(luò)傳送至Internet再發(fā)送數(shù)據(jù)到遠(yuǎn)端的Web服務(wù)器，從而實現(xiàn)橋梁應(yīng)力數(shù)據(jù)的實時遠(yuǎn)程檢測監(jiān)控。
關(guān)鍵字： DTU產(chǎn)品監(jiān)測系統(tǒng) FPGA 嵌入式技術(shù)