cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

信號(hào)處理器設(shè)計(jì)

該系統(tǒng)很好的實(shí)現(xiàn)了3G移動(dòng)終端處理功能，但實(shí)際環(huán)境比仿真環(huán)境更復(fù)雜，需要給出解決辦法，然后再驗(yàn)證。目前該方案實(shí)現(xiàn)了384 kb/s工作，使用3個(gè)時(shí)隙（每個(gè)時(shí)隙128 kb/s）
關(guān)鍵字： MAX2410 FFT FPGA

基于FPGA的視頻信號(hào)發(fā)生器設(shè)計(jì)與應(yīng)用研究

本文介紹了一種基于FPGA的新型視頻信號(hào)發(fā)生器，它可以滿足多種被測(cè)系統(tǒng)對(duì)輸入視頻信號(hào)制式的要求。該系統(tǒng)利用USB總線與上位機(jī)進(jìn)行通信，同時(shí)解決了系統(tǒng)供電的問(wèn)題。在FPGA內(nèi)部，通過(guò)軟件編程的方法生成視頻信號(hào)的圖像和時(shí)序控制信號(hào)，并送入視頻D /A模塊。
關(guān)鍵字：視頻信號(hào)發(fā)生器視頻采集卡 FPGA

一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案

在DSP系統(tǒng)上運(yùn)行的程序，系統(tǒng)上電復(fù)位后需要加載程序到DSP的程序存儲(chǔ)器內(nèi)。這是使用外部加載模式時(shí)的系統(tǒng)開(kāi)發(fā)不可缺少的環(huán)節(jié)。針對(duì)實(shí)際需求，提出了一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案，并介紹了設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。實(shí)際應(yīng)用的試驗(yàn)證明，提出的加載方案有效且簡(jiǎn)單易行。
關(guān)鍵字： FIFO 程序固化 FPGA

基于ARM與FPGA控制的LTC2207在寬帶頻率特性測(cè)試儀數(shù)據(jù)采集中的應(yīng)用

引言數(shù)據(jù)采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應(yīng)用于信號(hào)檢測(cè)、信號(hào)處理、儀器儀表等領(lǐng)域。近年來(lái)，隨著數(shù)字化技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢(shì)。本
關(guān)鍵字： A/D LTC2207 FPGA 數(shù)據(jù)采集技術(shù)

分布式錄波器高精度同步時(shí)鐘信號(hào)的實(shí)現(xiàn)

同步時(shí)鐘信號(hào)是分布式錄波器系統(tǒng)任務(wù)順利完成的關(guān)鍵。介紹一種利用可編程CPLD器件實(shí)現(xiàn)性能優(yōu)良的分布式同步信號(hào)源。通過(guò)高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個(gè)MAXII570芯片中，構(gòu)成一個(gè)高精度同步系統(tǒng)，從而達(dá)到最佳同步效果。
關(guān)鍵字：分布式同步邏輯 IRIG-B CPLD

基于FPGA+ARM的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)

介紹一種自主研發(fā)的高速計(jì)算機(jī)屏幕信息記錄系統(tǒng)。該系統(tǒng)支持VGA/DVI輸入，支持SVGA、XGA、SXGA、UXGA等多種計(jì)算機(jī)屏幕分辨率圖像的連續(xù)壓縮和存儲(chǔ)。實(shí)驗(yàn)表明，本系統(tǒng)的單幀圖像壓縮性能接近JPEG2000標(biāo)準(zhǔn)，PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
關(guān)鍵字：計(jì)算機(jī)屏幕信息記錄系統(tǒng) VGA/DVI FPGA+ARM

基于ARM和FPGA的全自動(dòng)拉絲機(jī)控制系統(tǒng)設(shè)計(jì)

根據(jù)拉絲機(jī)的工作原理以及拉絲過(guò)程中對(duì)拉絲機(jī)各部件的動(dòng)作要求，提出采用32位RISC處理器ARM7和FPGA作為主控制器和從控制器，實(shí)現(xiàn)嵌入式全自動(dòng)拉絲機(jī)控制系統(tǒng)的設(shè)計(jì)。該控制系統(tǒng)穩(wěn)定可靠、精度高、成本低、可移植性強(qiáng)，具有一定的推廣價(jià)值。
關(guān)鍵字：拉絲機(jī) RISC FPGA

基于ARM 的遠(yuǎn)程重構(gòu)通訊控制模塊的設(shè)計(jì)

本文介紹了一個(gè)由CPLD/FPGA、PAD、SoC 等組成的“通用”的嵌入式測(cè)控平臺(tái)。在闡述了嵌入式測(cè)控平臺(tái)中實(shí)現(xiàn)遠(yuǎn)程重構(gòu)的意義、結(jié)構(gòu)和關(guān)鍵技術(shù)的基礎(chǔ)上，設(shè)計(jì)并實(shí)現(xiàn)了基于ARM的遠(yuǎn)程重構(gòu)通訊控制級(jí)模塊。
關(guān)鍵字：通訊控制模塊測(cè)控平臺(tái) ARM FPGA

雙通道邏輯控制高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

設(shè)計(jì)了一種全新構(gòu)架的高性能數(shù)據(jù)采集系統(tǒng)。采用平衡式雙通道對(duì)稱(chēng)結(jié)構(gòu)，可對(duì)32路輸入信號(hào)進(jìn)行靈活控制。系統(tǒng)中采用了高速A/D轉(zhuǎn)換器、大容量的FIFO SRAM、CPLD技術(shù)和PCI數(shù)據(jù)通信接口，實(shí)現(xiàn)了實(shí)時(shí)、高速的數(shù)據(jù)采集和處理。
關(guān)鍵字：高速實(shí)時(shí)數(shù)據(jù)采集平衡式雙通道 CPLD

基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器設(shè)計(jì)

介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器的整體設(shè)計(jì)及ARM、DSP和FPGA的器件選型，詳細(xì)描述了ARM與DSP、DSP與FPGA的接口電路設(shè)計(jì)，給出了系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì),詳細(xì)描述了HPI驅(qū)動(dòng)程序的實(shí)現(xiàn)過(guò)程。
關(guān)鍵字：總線變換器 ARM FPGA

基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(圖)

數(shù)據(jù)采集系統(tǒng)是通過(guò)采樣電路將輸入的模擬信號(hào)轉(zhuǎn)換成離散信號(hào)，并送入CPU、MCU或DSP進(jìn)行處理?，F(xiàn)在流行的基于PCI總線設(shè)計(jì)的采集卡是數(shù)據(jù)采集系統(tǒng)的主流，其優(yōu)點(diǎn)是可以利用PCI總線的研究成果快速的開(kāi)發(fā)系統(tǒng)軟件，整體運(yùn)行速度快，能夠?qū)崿F(xiàn)實(shí)時(shí)采集實(shí)時(shí)處理。但在一些工業(yè)測(cè)控現(xiàn)場(chǎng)檢測(cè)大型設(shè)備時(shí)，從現(xiàn)場(chǎng)到機(jī)房有一定的距離，模擬信號(hào)傳到安裝在PC內(nèi)的PCI數(shù)據(jù)采集卡會(huì)有不同程度的衰減，且易受工業(yè)環(huán)境的干擾。而單純用由微控制器（MCU）為核心的數(shù)據(jù)采集系統(tǒng)時(shí)，把數(shù)據(jù)采集器置于被監(jiān)測(cè)的設(shè)備處，雖然可以避免模擬信號(hào)的衰減和
關(guān)鍵字：數(shù)據(jù)采集 ARM μC/OS-II CPLD

基于FPGA平臺(tái)構(gòu)建汽車(chē)輔助駕駛系統(tǒng)算法(圖)

汽車(chē)輔助駕駛(DA)系統(tǒng)工程師通常使用 PC 模型來(lái)創(chuàng)建復(fù)雜的處理算法，以便實(shí)現(xiàn)高度可靠的自適應(yīng)巡航控制、車(chē)道偏離警告及行人檢測(cè)等功能。開(kāi)發(fā)人員高度重視PC算法模型，因?yàn)檫@種模型使他們能夠嘗試使用并快速評(píng)估不同的處理算法。不過(guò)，說(shuō)到底，還是需要一款設(shè)計(jì)合理的電子硬件解決方案，來(lái)實(shí)現(xiàn)經(jīng)濟(jì)有效的大規(guī)模生產(chǎn)與部署。
關(guān)鍵字：汽車(chē)輔助駕駛算法 FPGA

一種混沌組合序列密碼電路設(shè)計(jì)與復(fù)雜度分析方法

在密碼學(xué)領(lǐng)域，利用密碼技術(shù)對(duì)傳輸信息進(jìn)行加密發(fā)送、解密接收，是一種行之有效的方法。密碼學(xué)發(fā)展至今已有許多優(yōu)秀的算法發(fā)明并得到應(yīng)用，例如私鑰密碼體制中的DES密碼、IDEA密碼、序列密碼；公鑰密碼體制中的RSA密碼、橢圓曲線密碼等，他們各有設(shè)計(jì)特點(diǎn)和對(duì)應(yīng)的應(yīng)用領(lǐng)域，其中序列密碼一直是密碼學(xué)中最重要的加密方式之一。利用組合LFSR序列作為序列密碼的前饋電路，可充分利用m序列的良好統(tǒng)計(jì)特性和加大輸出序列周期和線性復(fù)雜度的優(yōu)勢(shì)，但如何在保證前饋電路輸出統(tǒng)計(jì)特性不被破壞的基礎(chǔ)上，置換與混亂輸出關(guān)系，增強(qiáng)密碼的保密性
關(guān)鍵字：混沌組合序列密碼電路復(fù)雜度密碼技術(shù) FPGA