fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

萊迪思半導(dǎo)體宣布接受Canyon Bridge Capital的13億美元收購(gòu)要約

　　萊迪思半導(dǎo)體公司和Canyon Bridge Capital Partners, Inc. (簡(jiǎn)稱“Canyon Bridge”)11月3日宣布公司和Canyon Bridge的子公司Canyon Bridge Acquisition Company(簡(jiǎn)稱“母公司”)簽署收購(gòu)協(xié)議，根據(jù)該協(xié)議，母公司將以約每股8.30美元現(xiàn)金，總計(jì)約13億美元收購(gòu)萊迪思的所有已發(fā)行股份，包括萊迪思的凈債務(wù)。此價(jià)格比萊迪思在公告前最后一個(gè)交易日(即2016年11月2日)的最
關(guān)鍵字：萊迪思 FPGA

半導(dǎo)體行業(yè)整并風(fēng)潮加劇兩天四起收購(gòu)案

從目前來(lái)看，半導(dǎo)體的并購(gòu)已經(jīng)蔓延到整個(gè)產(chǎn)業(yè)鏈，從最上游的材料廠商環(huán)球晶圓到設(shè)備廠商ASML，再到芯片設(shè)計(jì)廠商如Lattice、Skyworks、Intel等，繼續(xù)到封裝市場(chǎng)日月光合并硅品、Amkor收購(gòu)J-Deivce，一口氣到下游的終端廠商，簡(jiǎn)而言之，實(shí)力越發(fā)的集中，強(qiáng)強(qiáng)合并的趨勢(shì)十分明顯，就差芯片制造了。
關(guān)鍵字：萊迪思 FPGA

Lattice接受13億美元中資背景Canyon Bridge收購(gòu)要約

　　萊迪思半導(dǎo)體(Lattice Semiconductor)與Canyon Bridge資本共同宣布，雙方簽署收購(gòu)協(xié)議，Canyon Bridge將以每股8.3美元現(xiàn)金收購(gòu)Lattice，計(jì)入Lattice債務(wù)，總收購(gòu)價(jià)格近13億美元。此價(jià)格比Lattice11月2日收盤價(jià)溢價(jià)30%。　　Lattice總裁兼CEO Darin G. Billerbeck對(duì)能達(dá)成交易非常滿意，“今天我們很高興與Canyon Bridge簽署協(xié)議，這次交易將給股東帶來(lái)很好的回報(bào)。Lattice董事會(huì)、財(cái)務(wù)部
關(guān)鍵字： Lattice FPGA

一種基于單片機(jī)的高精度超聲波多路同步測(cè)距系統(tǒng)設(shè)計(jì)

　　0 引言　　超聲波測(cè)距作為一種非接觸性的檢測(cè)方法，因其結(jié)構(gòu)簡(jiǎn)單緊湊、可靠性高、價(jià)格低廉、實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn)，近年來(lái)已經(jīng)得到了廣泛應(yīng)用，如液位測(cè)量，修路過(guò)程中路面平整檢測(cè)，汽車倒車?yán)走_(dá)，機(jī)器人輔助視覺(jué)識(shí)別系統(tǒng)等。但因超聲波在空氣中傳播時(shí)受到諸如環(huán)境溫度、濕度、風(fēng)速等影響，傳統(tǒng)的超聲波測(cè)距系統(tǒng)精度普遍較低。文獻(xiàn)[4]采用了在系統(tǒng)中增加硬件溫度補(bǔ)償模塊僅在一定程度上可以避免因環(huán)境溫度變化帶來(lái)的測(cè)量誤差。文獻(xiàn)[5，6]中采用小波等處理算法，也并不能彌補(bǔ)系統(tǒng)本質(zhì)上的缺陷。因此，研究了一種控制精度高，適用范圍寬的
關(guān)鍵字：超聲波測(cè)距 FPGA

萊迪思推出ECP5-5G FPGA, 適用于通信和工業(yè)市場(chǎng)的優(yōu)化互連解決方案

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布推出基于全新ECP5-5G™器件的IP和解決方案，該器件是公司低功耗、小尺寸ECP5互連FPGA產(chǎn)品系列的最新成員，適用于工業(yè)和通信應(yīng)用。該產(chǎn)品可在各類應(yīng)用中實(shí)現(xiàn)到ASIC和ASSP的無(wú)縫互連，包括小型蜂窩、低端路由器、回程、低功耗無(wú)線電、攝像頭、機(jī)器視覺(jué)和游戲平臺(tái)等應(yīng)用。　　萊迪思的ECP5-5G產(chǎn)品系列經(jīng)過(guò)優(yōu)化，能夠?yàn)?G SERDES應(yīng)用提供成本、功耗超低以及尺寸超小的解決方案。器件支持多個(gè)5G SERDES協(xié)議，
關(guān)鍵字：萊迪思 FPGA

一種基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

摘要：有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計(jì)了一種流水結(jié)構(gòu)的FIR濾波器，通過(guò)FPGA對(duì)其進(jìn)行硬什加速控制。仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的FIR流水結(jié)構(gòu)濾波器功能的正確性。0 引言隨著數(shù)字通信技術(shù)
關(guān)鍵字： FIR濾波器 FPGA 流水結(jié)構(gòu)

FPGA數(shù)字核脈沖分析器硬件設(shè)計(jì)解析

國(guó)內(nèi)譜儀技術(shù)多年來(lái)一直停留在模擬技術(shù)水平上，數(shù)字化能譜測(cè)量技術(shù)仍處于方法研究階段。為了滿足不斷增長(zhǎng)的高性能能譜儀需求，迫切需要研制一種數(shù)字化gamma;能譜儀。通過(guò)核脈沖分析儀顯示在顯示器上的核能譜幫助人們
關(guān)鍵字： FPGA 數(shù)字核脈沖分析器

基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

摘要網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測(cè)系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對(duì)于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出
關(guān)鍵字： LVDS 通用下載器 FPGA

基于FPGA的視頻實(shí)時(shí)邊緣檢測(cè)系統(tǒng)

摘要：對(duì)于視頻圖像檢測(cè)與識(shí)別的需要，提出了一種基于FPGA的視頻邊緣檢測(cè)系統(tǒng)設(shè)計(jì)方案，并完成系統(tǒng)的硬件設(shè)計(jì)。通過(guò)FPGA控制攝像頭進(jìn)行視頻采集，雙端口SDRAM對(duì)圖像數(shù)據(jù)進(jìn)行緩存，F(xiàn)PGA再對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。實(shí)際采用
關(guān)鍵字： FPGA OV7670 視頻采集邊緣檢測(cè) VGA

FPGA搶答器設(shè)計(jì)與實(shí)現(xiàn)

搶答器在各類競(jìng)賽中的必備設(shè)備，有單路輸入的，也有組輸入方式，本設(shè)計(jì)以FPGA 為基礎(chǔ)設(shè)計(jì)了有三組輸入(每組三人)，具有搶答計(jì)時(shí)控制，能夠?qū)Ω鲹尨鹦〗M成績(jī)進(jìn)行相應(yīng)加減操作的通用型搶答器;現(xiàn)行的搶答器中主要有兩種
關(guān)鍵字： FPGA 搶答器設(shè)計(jì)

FPGA雙雄公布季度財(cái)報(bào)數(shù)據(jù)顯示一片光明

FPGA供應(yīng)商Altera和賽靈思近日陸續(xù)公布了健康的財(cái)務(wù)數(shù)據(jù)。Altera公司四季度銷售額為4.544億美元，環(huán)比增長(zhǎng)2%同比增長(zhǎng)3%。賽靈思則為5.87億美元，環(huán)比下降了2%，但是同比激增15%。“受益于Kintex 7系列產(chǎn)品的熱
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

Xilinx助力邁信成功推出POWERLINK主站

基于賽靈思Zynq All Programmable SoC的解決方案幫助中國(guó)武漢邁信電氣技術(shù)有限公司大大降低了開(kāi)發(fā)難度，同時(shí)大幅加速了開(kāi)發(fā)進(jìn)程，使得中國(guó)武漢邁信電氣技術(shù)有限公司成為市場(chǎng)上POWERLINK主站的首家中國(guó)供應(yīng)商。2013
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)

針對(duì)機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控，設(shè)計(jì)振動(dòng)信號(hào)采集系統(tǒng)，提出了一種基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號(hào)調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì)，同時(shí)對(duì)A/D采樣的控制邏輯進(jìn)行了討論。經(jīng)試驗(yàn)驗(yàn)證表明，該系統(tǒng)可達(dá)到采樣率10 K每秒、采集精度16位，能夠滿足實(shí)時(shí)性和精度要求。
關(guān)鍵字：加速度傳感器振動(dòng)信號(hào) 信號(hào)采集 FPGA

基于FPGA的串行多階FIR濾波器設(shè)計(jì)

摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說(shuō)明使用FPGA實(shí)現(xiàn)FIR的靈活性，文中列舉了一個(gè)多階串行FIR濾波器實(shí)例，并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說(shuō)明，最后使用Matlab和Quar
關(guān)鍵字： FPGA FIR數(shù)字濾波器 Matlab 仿真

基于Altera cyclone V SOC的JPEG編碼分析

H.264等視頻壓縮算法在視頻會(huì)議中是核心的視頻處理算法，它要求在規(guī)定的短時(shí)間內(nèi)，編解碼大量的視頻數(shù)據(jù)，目前主要都是在DSP上運(yùn)行。未來(lái)在添加4k*2k、H.265編解碼等功能，并要求控制一定成本的情況下，面臨DSP性能瓶
關(guān)鍵字： altera Cyclone V SoC FPGA DSP