首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

基于NiosⅡ的人臉檢測系統(tǒng)設(shè)計

  • 摘要 基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計了一個實(shí)時人臉檢測系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測算法，描述了依據(jù)AdaBoost算法的人臉檢測軟件實(shí)現(xiàn)過程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的D
  • 關(guān)鍵字： 人臉檢測  FPGA  AdaBoost算法  分類器  

FPGA的基本結(jié)構(gòu)：六大組成部分簡介

  • FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個單元簡介如下：1.可編程輸入/輸出單元(I/O單元)目前大多數(shù)FPGA的I/O單元被
  • 關(guān)鍵字： FPGA  I/O單元  硬核  

采用Cyclone FPGA 實(shí)現(xiàn)智能電網(wǎng)自動化

  • 要實(shí)現(xiàn)對新的或者更新后的智能電網(wǎng)的最優(yōu)控制，需要端到端通信和高效的供電網(wǎng)絡(luò)，特別是傳輸和分配(T FPGA技術(shù)在復(fù)雜智能電網(wǎng)輔助支持系統(tǒng)中扮演了關(guān)鍵角色。典型子站自動化體系結(jié)構(gòu)如下圖所示：圖1.典型子站自動化體
  • 關(guān)鍵字： Cyclone  FPGA  智能電網(wǎng)  自動化  

基于FPGA的實(shí)時視頻圖像采集與顯示系統(tǒng)的設(shè)計與實(shí)現(xiàn)

  • 主要針對目前視頻圖像處理發(fā)展的現(xiàn)狀，結(jié)合FPGA技術(shù)，設(shè)計了一個基于FPGA的實(shí)時視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片，搭栽專用的編碼解碼芯片進(jìn)行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計流程及一些常用技巧來對整個系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開發(fā)平臺對普通相機(jī)輸出的圖像進(jìn)行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
  • 關(guān)鍵字： FPGA  視頻圖像采集  顯示系統(tǒng)  

京微雅格重磅之作―新版FPGA/CAP設(shè)計套件Primace5.0

  • 簡介作為國內(nèi)唯一一家具有完全自主知識產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商，京微雅格一直在快節(jié)奏的改進(jìn)與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近，新一代FPGA/CAP設(shè)計套件Primace5
  • 關(guān)鍵字： 京微雅格  FPGA  CAP設(shè)計套件  Primace5.0  

FPGA最小系統(tǒng)電路分析：高速SDRAM存儲器接口電路設(shè)計

  • 高速SDRAM存儲器接口電路設(shè)計SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運(yùn)行空間，或者作為大量數(shù)據(jù)的緩沖區(qū)。SDRAM是通用的存儲設(shè)備，只要容量和數(shù)據(jù)位寬相同，不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
  • 關(guān)鍵字： SDRAM  FPGA  最小系統(tǒng)  電路分析    

基于FPGA與有限狀態(tài)機(jī)的高精度測角系統(tǒng)的設(shè)計與實(shí)現(xiàn)

  • 激光跟蹤測量系統(tǒng)(Laser Tracker System)是工業(yè)測量系統(tǒng)中常用的一種高精度的測量儀器，是近十年發(fā)展起來的新型大尺寸空間測量儀器，不僅對靜止目標(biāo)可以測量，而且對運(yùn)動目標(biāo)也可以進(jìn)行跟蹤測量。它集合了激光測距技
  • 關(guān)鍵字： FPGA  有限狀態(tài)機(jī)  高精度  測角系統(tǒng)    

基于Xilinx FPGA的部分動態(tài)可重構(gòu)技術(shù)的信號解調(diào)系統(tǒng)

  • 隨著現(xiàn)代通信技術(shù)的迅速發(fā)展，信號的調(diào)制方式向多樣化發(fā)展，解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時解調(diào)，現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀，利用FPGA強(qiáng)大的
  • 關(guān)鍵字： Xilinx  FPGA  部分動態(tài)可重構(gòu)  信號解調(diào)系統(tǒng)    

基于FPGA的雙備份多路數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計與實(shí)現(xiàn)

  • 隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高，實(shí)時處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)，但在一些特殊條件下，無法實(shí)時傳輸數(shù)據(jù)，必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下，將微型存儲測試系統(tǒng)置入
  • 關(guān)鍵字： FPGA  備份  多路數(shù)據(jù)采集  存儲系統(tǒng)    

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

  • 實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
  • 關(guān)鍵字： SDRAM  FPGA  DDR  控制器    

FPGA與DDR3 SDRAM的接口設(shè)計

  • DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DI
  • 關(guān)鍵字： SDRAM  FPGA  DDR3  接口設(shè)計    

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)

  • 1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)導(dǎo)引頭  關(guān)鍵技術(shù)    

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸

  • 采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入
    一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口
  • 關(guān)鍵字： PCM  FPGA  編碼  編程    

基于DSP及FPGA的水下目標(biāo)定位系統(tǒng)數(shù)字信號處理模塊設(shè)計

  • 隨著水下武器和水下航行器等水下目標(biāo)的快速發(fā)展，對其進(jìn)行定位和跟蹤從而檢驗(yàn)其性能的試驗(yàn)具有非常重要的意義，這也是水下目標(biāo)試驗(yàn)場的重要工作內(nèi)容。水下試驗(yàn)場的定位系統(tǒng)根據(jù)被測目標(biāo)是否加裝合作聲信標(biāo)，可以分為
  • 關(guān)鍵字： FPGA  DSP  水下目標(biāo)定位  數(shù)字信號處理    

以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺 自動化電路仿真?zhèn)慑e功能

  • 隨著系統(tǒng)芯片(SoC)設(shè)計的體積與復(fù)雜度持續(xù)升高，驗(yàn)證作業(yè)變成了瓶頸：占了整個SoC研發(fā)過程中70% 的時間。因此，任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺灣工業(yè)技術(shù)研究院 (工研院
  • 關(guān)鍵字： FPGA  SoC  基礎(chǔ)  電路仿真    
共6384條 100/426 |‹ « 98 99 100 101 102 103 104 105 106 107 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473