首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-nios

Altera發(fā)售Cyclone V系列

  • Altera公司今天宣布，開(kāi)始發(fā)售其28-nm Cyclone V FPGA。Cyclone V器件是目前市場(chǎng)上功耗最低、成本最低的28-nm FPGA。該系列通過(guò)集成，前所未有的同時(shí)實(shí)現(xiàn)了高性能、低系統(tǒng)成本和低功耗，非常適合工業(yè)、無(wú)線、固網(wǎng)、軍事和汽車(chē)等市場(chǎng)應(yīng)用。Cyclone V系列完成了Altera的28-nm定制系列產(chǎn)品的全系列發(fā)售，提供多種器件以滿足用戶的各類(lèi)設(shè)計(jì)需求——從最大帶寬到最低功耗。
  • 關(guān)鍵字： Altera  FPGA  Cyclone V  

基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

  • 1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度
  • 關(guān)鍵字： FPGA  DSP  導(dǎo)引頭  信號(hào)處理    

基于單片機(jī)及FPGA的程控濾波器設(shè)計(jì)與實(shí)現(xiàn)

  • 濾波器是一種用來(lái)消除干擾雜訊的器件，可用于對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率進(jìn)行有效濾除。它在電子領(lǐng)域中占有很重要的地位，在信號(hào)處理、抗干擾處理、電力系統(tǒng)、抗混疊處理中都得到了廣泛的應(yīng)用。而對(duì)于程控濾
  • 關(guān)鍵字： FPGA  單片機(jī)  程控  濾波器設(shè)計(jì)    

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵

  • 1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)導(dǎo)引頭  關(guān)鍵技術(shù)    

基于DSP的實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)淺析

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  SOPC  實(shí)時(shí)數(shù)據(jù)  FPGA  

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹

  • 基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹,Solution:在對(duì)FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候，需要進(jìn)行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書(shū)寫(xiě)，而用紙畫(huà)的不方便就在于，如果對(duì)某一個(gè)模塊進(jìn)行較大改動(dòng)
  • 關(guān)鍵字： 設(shè)計(jì)  方法  介紹  系統(tǒng)  FPGA  Xilinx  軟件  基于  

Xilinx FPGA開(kāi)發(fā)環(huán)境的安裝方法

  • Xilinx FPGA開(kāi)發(fā)環(huán)境的安裝方法,一、計(jì)算機(jī)硬件環(huán)境要求：
    1、操作系統(tǒng)：
    Microsoft Windows XP Home Edition SP2
    2、基本配置：
    A、處理器：Intel CPU T2050 1.6GHz
    B、內(nèi)存：512MB
    C、硬盤(pán)：60GB(其中軟件安裝的空問(wèn)需要3GB)補(bǔ)充
  • 關(guān)鍵字： 安裝  方法  環(huán)境  開(kāi)發(fā)  FPGA  Xilinx  

一種交織器和解交織器的FPGA電路實(shí)現(xiàn)

  • 交織和解交織是組合信道糾錯(cuò)系統(tǒng)的一個(gè)重要環(huán)節(jié)，交織器和解交織器的實(shí)現(xiàn)方法有多種。本文利用Altera公司開(kāi)發(fā)的Quartus軟件平臺(tái)和仿真環(huán)境，設(shè)計(jì)一種交織器和解交織器FPGA電路單倍實(shí)現(xiàn)的方法，并分析該電路實(shí)現(xiàn)的特點(diǎn)
  • 關(guān)鍵字： FPGA  交織器  電路實(shí)現(xiàn)    

基于FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： FPGA  ADSP  TS201總線  

IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波

  • IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器摘 要：本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器的方法。此設(shè)計(jì)擴(kuò)展性好，便于調(diào)節(jié)濾波器的性能，可以根據(jù)不同的要求在不同規(guī)模的FPGA上加以實(shí)
  • 關(guān)鍵字： IIR  FPGA  數(shù)字  濾波器設(shè)計(jì)    

基于FPGA的循環(huán)冗余校驗(yàn)實(shí)驗(yàn)系統(tǒng)的實(shí)現(xiàn)

  • 摘要：文章首先分析了循環(huán)冗余校驗(yàn)碼的功能，在此基礎(chǔ)上提出了基于FPGA的實(shí)現(xiàn)方法，詳細(xì)闡述了CRC校驗(yàn)編解碼的實(shí)現(xiàn)方法，并提出了基于現(xiàn)有的實(shí)驗(yàn)箱設(shè)備實(shí)現(xiàn)小型的CRC校驗(yàn)系統(tǒng)的總體設(shè)計(jì)框架和設(shè)計(jì)思路，完成了CRC校驗(yàn)
  • 關(guān)鍵字： FPGA  循環(huán)冗余校驗(yàn)  實(shí)驗(yàn)系統(tǒng)    

FPGA與外部存儲(chǔ)設(shè)備的接口實(shí)現(xiàn)

  • 引言當(dāng)今社會(huì)是數(shù)字化的社會(huì)，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)...
  • 關(guān)鍵字： FPGA  存儲(chǔ)設(shè)備  

基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

  • 基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì),摘要：本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過(guò)程中完全遵守RS232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。1 前言
    現(xiàn)場(chǎng)可編程邏輯器件（F
  • 關(guān)鍵字： 接口  設(shè)計(jì)  通信  串行  FPGA  單片機(jī)  基于  

FPGA DCM時(shí)鐘管理單元原理簡(jiǎn)介

  • FPGA DCM時(shí)鐘管理單元原理簡(jiǎn)介,DCM概述
    DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對(duì)時(shí)鐘偏移量的調(diào)節(jié)是通過(guò)長(zhǎng)的延時(shí)線形成的。DCM的參數(shù)里有一個(gè)PHASESHIFT（相移）,可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
  • 關(guān)鍵字： 原理  簡(jiǎn)介  單元  管理  DCM  時(shí)鐘  FPGA  

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接

  • 采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口，
  • 關(guān)鍵字： PCM  FPGA  編碼  編程    
共6484條 234/433 |‹ « 232 233 234 235 236 237 238 239 240 241 » ›|

fpga-nios介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473