首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-nios

每分鐘美化3600幅畫(huà)面的大師

  • 　　在人手一支照相手機(jī)、數(shù)碼相機(jī)或者DV的年代，每個(gè)人都可以都在隨時(shí)隨地捕捉和制作畫(huà)面。在HDTV日漸盛行的年代，我們希望自己看到的每一幅畫(huà)面都絢麗多姿。不過(guò)，并非每個(gè)人都是攝影大師，我們?cè)S多人弄出來(lái)的畫(huà)面并不那么漂亮。過(guò)去，攝影大師都要借助于暗房技術(shù)來(lái)制作出精美的照片。如今，高水平的攝影愛(ài)好者都懂得使用Photoshop這類(lèi)軟件來(lái)美化照片。現(xiàn)在的問(wèn)題是，如果要對(duì)HDTV電視畫(huà)面進(jìn)行美化，有多少Photoshop大師也不夠用啊! 　　有一位大師，他不僅懂得怎樣讓一幅畫(huà)面變得更美，而且發(fā)明了一種可以植入芯
  • 關(guān)鍵字： DarbeeVision  FPGA  IP  GPU  

滿足嵌入式系統(tǒng)應(yīng)用的多核處理器SoC設(shè)計(jì)

  • 隨著嵌入式處理需求的快速增長(zhǎng)，系統(tǒng)架構(gòu)正朝著多處理器設(shè)計(jì)的方向發(fā)展，以解決單處理器系統(tǒng)復(fù)雜度太高和計(jì)...
  • 關(guān)鍵字： FPGA  SoC  嵌入式系統(tǒng)  多核處理器  賽靈思  MicroBlaze  

德州儀器推出新型 FPGA 擴(kuò)展板

  • 　　日前，德州儀器 (TI) 宣布推出專(zhuān)用于 DK-LM3S9B96 開(kāi)發(fā)套件的新型 Stellaris FPGA 擴(kuò)展板，可顯著加速開(kāi)發(fā)低成本安全接入控制系統(tǒng)及其它需要高速外部處理單元接口的應(yīng)用。這款全新電路板使開(kāi)發(fā)人員能夠輕松評(píng)估 Stellaris 微處理器 (MCU) 高靈活性外設(shè)接口 (EPI) 的高帶寬機(jī)器對(duì)機(jī)器 (M2M) 并行接口功能。EPI 的 M2M 模式可支持高達(dá) 32 位的數(shù)據(jù)寬度以及高達(dá)每秒 150 MB 的數(shù)據(jù)速率，專(zhuān)用于幫助低成本安全接入控制應(yīng)用的開(kāi)發(fā)人員將攝像系統(tǒng)或低分辨率
  • 關(guān)鍵字： TI  FPGA  開(kāi)發(fā)套件  

DNLMS濾波器的FPGA實(shí)現(xiàn)

  • 自適應(yīng)濾波器的研究是近年來(lái)研究的熱門(mén)方向，在PFGA中實(shí)現(xiàn)高速的自適應(yīng)濾波器的設(shè)計(jì)更是一個(gè)熱點(diǎn)，在此采用DSP Builder系統(tǒng)建模的方法，在FPGA中實(shí)現(xiàn)了歸一化LMS算法，實(shí)驗(yàn)結(jié)果表明：用DSPBuilder設(shè)計(jì)的8階DNLMS算法比用底層的VHDL代碼設(shè)計(jì)效率更高，靈活性更大，速度更快。同樣比通用的DSP芯片設(shè)計(jì)的8階NLMS濾波器處理速度快了20多倍。如果將8階NLMS濾波器擴(kuò)展到512階或者1 024階，可以很好地應(yīng)用于自適應(yīng)回聲消除等很多自適應(yīng)濾波的領(lǐng)域。
  • 關(guān)鍵字： 實(shí)現(xiàn)  FPGA  濾波器  DNLMS  

一種基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建

  • 半導(dǎo)體工藝技術(shù)進(jìn)入深亞微米時(shí)代后，基于總線系統(tǒng)芯片SoC(SvstemonChip)的體系結(jié)構(gòu)在物理設(shè)計(jì)、通信帶...
  • 關(guān)鍵字： FPGA  NoC  驗(yàn)證平臺(tái)  

一種基于FPGA的新型數(shù)字電壓表研究與設(shè)計(jì)

  • 數(shù)字電壓表是大學(xué)物理教學(xué)和實(shí)驗(yàn)中的重要儀表，其數(shù)字化是指將連續(xù)的模擬電壓量轉(zhuǎn)換成不連續(xù)、離散的數(shù)字...
  • 關(guān)鍵字： FPGA  數(shù)字電壓表  A/D  

AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實(shí)現(xiàn)

  • AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實(shí)現(xiàn),1 S-box的優(yōu)化設(shè)計(jì)

    在AES標(biāo)準(zhǔn)算法中定義了兩個(gè)較大的列表。S-box和逆S-box。將S-box用于兩個(gè)應(yīng)用：字節(jié)替代和密鑰擴(kuò)展。而逆S-box則用于逆字節(jié)替代。這兩個(gè)列表是不相同的，因此必須建立兩個(gè)不同的ROM(256×8 b)，
  • 關(guān)鍵字： FPGA  技術(shù)  實(shí)現(xiàn)  優(yōu)化  單元  算法  S-box  混合  AES  

Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案

  • Virtex-6 FPGA ML605開(kāi)發(fā)評(píng)估技術(shù)方案,Virtex-6 FPGA適合用有線通信,無(wú)線基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線電設(shè)計(jì)框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA
  • 關(guān)鍵字： 技術(shù)  方案  評(píng)估  開(kāi)發(fā)  FPGA  ML605  Virtex-6  

基于FPGA的多路正弦波信號(hào)發(fā)生器專(zhuān)用芯片設(shè)計(jì)

  • 基于開(kāi)源思想與SOPC技術(shù)，采用32位開(kāi)源軟核處理器OR1200和開(kāi)源軟核DDS，在FPGA上實(shí)現(xiàn)了頻率、相位可預(yù)置并且可調(diào)的3路正弦波信號(hào)發(fā)生器專(zhuān)用芯片的設(shè)計(jì)。該專(zhuān)用芯片基于OR1200固化專(zhuān)用程序?qū)崿F(xiàn)，通過(guò)UART傳輸控制數(shù)據(jù)，可同時(shí)控制3路正弦波的產(chǎn)生，其頻率范圍為1 Hz~100 MHz，步進(jìn)頻率為1 Hz，相位范圍為0°~359°。設(shè)計(jì)方案在DE2-70開(kāi)發(fā)板上進(jìn)行了實(shí)際驗(yàn)證，證明了設(shè)計(jì)的正確性和可行性。
  • 關(guān)鍵字： FPGA  多路  正弦波信號(hào)  發(fā)生器    

基于CPLD的IEEE1149.1 USB下載電纜設(shè)計(jì)

  • 引言隨著片上系統(tǒng)(SoC，SystemonChip)時(shí)代的到來(lái)，包括復(fù)雜可編程邏輯器件(CPLD，ComplexProgrammab...
  • 關(guān)鍵字： FPGA  CPLD  USB下載電纜  IEEE1149.1  

賽靈思ISE 12設(shè)計(jì)套件用智能時(shí)鐘門(mén)控技術(shù)降低動(dòng)態(tài)功耗30%

  • 　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)日前推出 ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設(shè)計(jì)套件首次利用“智能”時(shí)鐘門(mén)控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá) 30%。此外，該新型套件還提供了基于時(shí)序的高級(jí)設(shè)計(jì)保存功能、為即插即用設(shè)計(jì)提供符合 AMBA 4 AXI4 規(guī)范的IP支持，同時(shí)具備第四代部分重配置功能的直觀設(shè)計(jì)流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。 　　在為所有 Xilinx Virtex-6 和 Spartan-
  • 關(guān)鍵字： Xilinx  FPGA  軟件設(shè)計(jì)套件  

醫(yī)療電子市場(chǎng)成像設(shè)備占比重最大 FPGA廠商忙于開(kāi)拓疆土

  • 　　中國(guó)國(guó)際醫(yī)療器械博覽會(huì)的熱度一年勝過(guò)一年，今年規(guī)模再創(chuàng)紀(jì)錄。而同期舉辦的第三屆中國(guó)國(guó)際醫(yī)療電子技術(shù)大會(huì)(CMET)則更是吸引了眾多國(guó)際半導(dǎo)體公司參加，會(huì)議也由以前的一天變?yōu)閮商臁? 　　“醫(yī)療電子市場(chǎng)的年復(fù)合增長(zhǎng)率在所在領(lǐng)域中最高，達(dá)14.6%，超過(guò)目前也是很火的汽車(chē)電子、無(wú)線通信等領(lǐng)域，所以大家可以想象它為什么吸引眾多觀眾。”iSuppli資深分析師王仁震解釋?zhuān)?ldquo;而中國(guó)醫(yī)療電子市場(chǎng)占全球的比例也是逐年增長(zhǎng)，2006年只占到4%，但2013年可達(dá)到9%的比重。&rd
  • 關(guān)鍵字： 醫(yī)療電子  FPGA  成像設(shè)備  

基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)

  • 針對(duì)航天檢測(cè)設(shè)備中信號(hào)源單一、不可調(diào)等缺點(diǎn)，提出并實(shí)現(xiàn)了一種以FPGA 、高速D／A、繼電器AQY210為核心，結(jié)構(gòu)簡(jiǎn)單，控制靈活，信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調(diào)的模擬信號(hào)，成功應(yīng)用于工業(yè)控制開(kāi)關(guān)量輸出性能檢測(cè)。同時(shí)，上位機(jī)與硬件通信的接口使用了USB-單片機(jī)（CY7C68013）和USB-FIFO(FT245)兩種方案，并進(jìn)行實(shí)際對(duì)比，提出其適用條件和范圍。
  • 關(guān)鍵字： FPGA  可調(diào)信號(hào)源    

基于FPGA的高速HIL仿真器實(shí)現(xiàn)電機(jī)控制器測(cè)試

  • 電機(jī)在現(xiàn)代生活中扮演著重要角色。出于對(duì)安全、成本及效率的考慮，工程師——尤其是混合電動(dòng)力汽車(chē)(HEV)...
  • 關(guān)鍵字： FPGA  HIL仿真器  電機(jī)控制器測(cè)試  

以智能型混合信號(hào)FPGA開(kāi)發(fā)真正符合需求的系統(tǒng)

  • 要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上，將會(huì)大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。
  • 關(guān)鍵字： 符合  需求  系統(tǒng)  真正  開(kāi)發(fā)  混合  信號(hào)  FPGA  智能型  數(shù)字信號(hào)  
共6484條 324/433 |‹ « 322 323 324 325 326 327 328 329 330 331 » ›|

fpga-nios介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473