首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

  • 摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個高級主控制器，一個外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
  • 關(guān)鍵字： ISPl  FPGA  362  紅外成像系統(tǒng)    

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計

  • 0引言可編程電源指某些功能或參數(shù)可以通過計算機(jī)軟件編程進(jìn)行控制的電源?？删幊屉娫吹膶崿F(xiàn)方法...
  • 關(guān)鍵字： FPGA  可編程電壓源  設(shè)計  Cyclone  

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

  • 　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時實現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。 　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評論說：“我們比競爭產(chǎn)品
  • 關(guān)鍵字： Altera  FPGA  Cyclone  開發(fā)套件  

基于FPGA的TDI-CCD時序電路設(shè)計

  • 摘要：介紹TDI-CCD的特點、工作原理，根據(jù)項目所使用的TDI-CCD的使用要求，設(shè)計一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路，驅(qū)動時序使用VHDL語言編寫，在QuartusⅡ平臺上進(jìn)行時序
  • 關(guān)鍵字： TDI-CCD  FPGA  時序  電路設(shè)計    

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計

  • 采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計,概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計與實現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實驗表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)
  • 關(guān)鍵字： 原理  設(shè)計  系統(tǒng)  電壓  FPGA  可編程  采用  

基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法

  • 基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
  • 關(guān)鍵字： 設(shè)計開發(fā)  故障  方法  FPGA  解決  EDA  仿真技術(shù)  基于  

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計方案

  • 采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計方案,眾所周知眼晴是“心靈之窗”，而對于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計了智
  • 關(guān)鍵字： 設(shè)計  方案  智能  技術(shù)  FPGA  采用  

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計

  • 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
  • 關(guān)鍵字： 優(yōu)化  原理  設(shè)計  電路  語言  CPLD/FPGA  VHDL  采用  

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

  • 高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實現(xiàn)這
  • 關(guān)鍵字： III  FPGA  技術(shù)  Cyclone  使用  LCD  HDTV  高清晰  

基于FPGA快速A 律壓縮編碼的設(shè)計與實現(xiàn)

  • 摘要:本文針對A律13折線法的算法特點，提出一種并行數(shù)據(jù)處理算法，實現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實現(xiàn)，借助quartus II6.0平臺進(jìn)行驗證，并對驗證結(jié)果進(jìn)行分析，評估了系統(tǒng)的性能，證實了該算法的
  • 關(guān)鍵字： FPGA  壓縮編碼    

基于ARM和FPGA的微加速度計數(shù)據(jù)采集系統(tǒng)設(shè)計

  • 摘要：基于常用的MEMS慣性器件微型加速度計，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計方案，微加速度計的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進(jìn)行顯示和
  • 關(guān)鍵字： FPGA  ARM  微加速度計  數(shù)據(jù)采集    

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000

  • 　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000正式上市。該平臺采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點DSP TMS320C6455作為運(yùn)算核心，集成大容量DDR2、FIFO等高速動態(tài)存儲器，可完成諸如數(shù)字下變頻、多級濾波、數(shù)據(jù)抽取、傅立葉變換等各種復(fù)雜的數(shù)字信號處理應(yīng)用及算法評估。平臺尺寸為6U cPCI工業(yè)標(biāo)準(zhǔn)，接插件上
  • 關(guān)鍵字： 艾科瑞德  ADC  FPGA  數(shù)據(jù)采集處理平臺  

Altera和Apical交付首個HD WDR FPGA監(jiān)控應(yīng)用解決方案

  • 　　Altera公司和Apical有限公司今天宣布，為視頻監(jiān)控攝像機(jī)提供世界上第一個高清晰寬動態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達(dá)洲拉斯維加斯3月24號到26號舉行的國際安防大會(ISC)西部博覽會上，Altera展示了這一解決方案。Altera和Apical全面的解決方案保證了各種照明條件下優(yōu)異的視頻圖像質(zhì)量，而這是前幾代監(jiān)控攝像機(jī)面臨的主要瓶頸問題。結(jié)合Altera的 Cyclone® III和Cyclone IV FPGA以及Apical的知識產(chǎn)權(quán)(IP)，這一解決方案
  • 關(guān)鍵字： Altera  FPGA  視頻監(jiān)控  CMOS  

基于FPGA實現(xiàn)的FFT插值正弦波頻率估計

  • 摘要：在分析雙線幅度法(Rife)、修正雙線幅度法(MRife)、傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上，結(jié)合FPGA的并行處理優(yōu)勢，將迭代變?yōu)椴⑿羞\(yùn)算，由此得出了一種快速頻率估計算法。并將新算法進(jìn)行FPGA設(shè)計，給出了算法
  • 關(guān)鍵字： FPGA  FFT  插值  正弦波    

USB2．0接口傳輸?shù)腇PGA控制與實現(xiàn)

  • 摘要：為解決PC與FPAG的高速數(shù)據(jù)傳輸，通過USB實現(xiàn)了PC和FPGA的通信。介紹了USB接口芯片CY7C68013的基本工作原理；編寫了USB固件程序和應(yīng)用程序；利用從屬FIFO方式，實現(xiàn)了數(shù)據(jù)的快速讀寫。測試結(jié)果表明，利用FPGA控
  • 關(guān)鍵字： USB2  FPGA  接口  傳輸    
共6484條 329/433 |‹ « 327 328 329 330 331 332 333 334 335 336 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473