首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

KEIL工具可通過微控制器樣機(jī)系統(tǒng)對基于CORTEX-M處理器的系統(tǒng)建立樣機(jī)

  • 　　中國上海，2009年3月31日——ARM公司(倫敦證交所：ARM;納斯達(dá)克：ARMH)近日在于美國加州圣何塞舉行的嵌入式系統(tǒng)大會(ESC)上發(fā)布了Keil™ 微控制器樣機(jī)系統(tǒng)(MPS: Microcontroller Prototyping System)，能夠?qū)我划a(chǎn)品中的ARM® Cortex™-M系列處理器以及用戶定義的外設(shè)進(jìn)行評估和樣機(jī)建立。Keil MPS是首個包含了全速的、FPGA形式的Cortex-M0或Cortex-M3處理器的樣
  • 關(guān)鍵字： ARM  FPGA  處理器  

基于FPGA的8位并行輸入LED掃描控制芯片設(shè)計

MC8051單片機(jī)IP核的FPGA實(shí)現(xiàn)與應(yīng)用

  • 分析了與標(biāo)準(zhǔn)805l MCU兼容的MC805l IP核結(jié)構(gòu)原理與設(shè)計層次，詳細(xì)論述了MC8051 IP核的FPGA實(shí)現(xiàn)與應(yīng)用方法。通過試驗(yàn)驗(yàn)證，其性能比標(biāo)準(zhǔn)8051 MCU高，方便與系統(tǒng)其他模塊的集成。在各種嵌入式系統(tǒng)和片上系統(tǒng)中使用該IP核具有重要意義。
  • 關(guān)鍵字： 8051  FPGA  MC  IP核    

Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實(shí)驗(yàn)室

  • 　　2009年3月31號，北京——Altera公司(NASDAQ: ALTR)今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實(shí)驗(yàn)室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實(shí)驗(yàn)室以來的國內(nèi)第60所聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。該實(shí)驗(yàn)室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實(shí)驗(yàn)教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)
  • 關(guān)鍵字： Altera  FPGA  SOPC  

基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計

  • 0 引言
    信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實(shí)時處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進(jìn)行實(shí)時傳輸?shù)那闆r下，還必須用到存儲測試的方法。存儲測試是指在對被測對象
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  采集  存儲系統(tǒng)    

基于EP1C3T144C8的FPGA的開發(fā)板設(shè)計

  • O 引言
    現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術(shù)和計算機(jī)輔助設(shè)計(CAD)技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的的功能。
  • 關(guān)鍵字： 144C  T144  FPGA  144    

一種基于FPGA并行流水線的FIR濾波器設(shè)計方案

  • 1 Fir濾波器原理
    有限沖激響應(yīng)(FIR)數(shù)字濾波器和無限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號處理系統(tǒng)中。IIR數(shù)字濾波器方便簡單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進(jìn)行相位校正，且穩(wěn)定性難以保障。FIR濾
  • 關(guān)鍵字： FPGA  FIR  并行  流水線    

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計及實(shí)現(xiàn)

  • 摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實(shí)現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計及實(shí)現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
  • 關(guān)鍵字： Matlab  FPGA  FIR  數(shù)字    

2009年3月30日，Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實(shí)驗(yàn)室

  • 　　Altera公司今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實(shí)驗(yàn)室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實(shí)驗(yàn)室以來的國內(nèi)第60所聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。該實(shí)驗(yàn)室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實(shí)驗(yàn)教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)電子工程類專業(yè)本科和研究生教育階段的實(shí)驗(yàn)平臺。 　　作為全球領(lǐng)先的可編程邏輯器件
  • 關(guān)鍵字： Altera  FPGA  SOPC  

基于FPGA的高速圖像采集系統(tǒng)設(shè)計

  • 在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨(dú)特的RAM時序控制與讀寫控制分離設(shè)計，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點(diǎn)。
  • 關(guān)鍵字： FPGA  高速圖像采集  系統(tǒng)設(shè)計    

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

  • 基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言　　最佳聲納系統(tǒng)的設(shè)計需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計最佳聲納波形和最佳接收機(jī)，使聲納系統(tǒng)能在給定的聲納環(huán)境中對目標(biāo)有最佳的檢測效果。
  • 關(guān)鍵字： 產(chǎn)生  系統(tǒng)  波形  聲納  ARM  FPGA  基于  ARM  FPGA  聲納波形產(chǎn)生系統(tǒng)  DDS  軟件  

基于DSP Builder的正弦信號源優(yōu)化設(shè)計及其FPGA實(shí)現(xiàn)

  • 實(shí)現(xiàn)信號源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
  • 關(guān)鍵字： Builder  FPGA  DSP  正弦    

用于NIOS II 嵌入式處理器系統(tǒng)的鼠標(biāo)控制器設(shè)計

  • 隨著芯片制造技術(shù)的發(fā)展，SOPC（可編程單芯片系統(tǒng)）已成為嵌入式系統(tǒng)設(shè)計的一個發(fā)展方向。Altera公司推出的NIOS II嵌入式處理器系統(tǒng)，是目前比較流行的SOPC。它通常由NIOS II處理器、Avalon總線結(jié)構(gòu)和各種外圍設(shè)備（
  • 關(guān)鍵字： NIOS  II  嵌入式  處理器系統(tǒng)    

USB OTG的IP Core設(shè)計與FPGA驗(yàn)證

  • 為了實(shí)現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點(diǎn)描述了USB OTG IP核的設(shè)計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。
  • 關(guān)鍵字： FPGA  驗(yàn)證  設(shè)計  Core  OTG  IP  USB  

用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

  • 0 引言 短波信道存在多徑時延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測試短波通信設(shè)備的性能，通常需要進(jìn)行大量的外場實(shí)驗(yàn)。相比之下，信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測試，而且測試費(fèi)用
  • 關(guān)鍵字： FPGA  高斯白噪聲  方法  序列    
共6484條 366/433 |‹ « 364 365 366 367 368 369 370 371 372 373 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473