首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-pwm

使用FPGA實(shí)現(xiàn)高效并行實(shí)時(shí)上采樣

  • 采樣就是采集模擬信號(hào)的樣本。通常采樣指的是下采樣,也就是對(duì)信號(hào)的抽取。其實(shí),上采樣和下采樣都是對(duì)數(shù)字信號(hào)進(jìn)行重采,重采的采樣率與原來獲得該數(shù)字信號(hào)的采樣率比較,大于原信號(hào)的稱為上采樣,小于的則稱為下采
  • 關(guān)鍵字: FPGA    上采樣    FIR濾波器  

基于AGC算法的音頻信號(hào)處理方法及FPGA實(shí)現(xiàn)

  • 隨著現(xiàn)代通信技術(shù)的廣泛使用,通信企業(yè)問的競(jìng)爭(zhēng)不斷加劇,為提升自身的競(jìng)爭(zhēng)優(yōu)勢(shì),通信企業(yè)需要將其通信信號(hào)的質(zhì)量提升,并提高通信系統(tǒng)各項(xiàng)指標(biāo)的穩(wěn)定性、安全性、高效性。在音頻信號(hào)處理方法及FPGA實(shí)現(xiàn)中,采用AGC
  • 關(guān)鍵字: AGC  FPGA  音頻信號(hào)處理  

等效時(shí)間采樣原理及基于FPGA的實(shí)現(xiàn)

  • 在現(xiàn)代電子測(cè)量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域,經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ),以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集,根據(jù)奈奎斯特定理,采樣頻率必須為信號(hào)頻率的2倍以上,
  • 關(guān)鍵字: 數(shù)據(jù)采集  變頻   FPGA  等效時(shí)間采樣  寬帶模擬信號(hào)  

基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)

  • 針對(duì)機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控,設(shè)計(jì)振動(dòng)信號(hào)采集系統(tǒng),提出了一種基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號(hào)調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì),同時(shí)對(duì)A/D采樣的控制邏輯進(jìn)行了討論。經(jīng)試驗(yàn)驗(yàn)證表明,該系統(tǒng)可達(dá)到采樣率10 K每秒、采集精度16位,能夠滿足實(shí)時(shí)性和精度要求。
  • 關(guān)鍵字: 加速度傳感器  振動(dòng)信號(hào)  信號(hào)采集  FPGA  

基于DSP Builder的CIC梳狀濾波器的設(shè)計(jì)

  • 摘要:CIC梳狀濾波器具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整,占用存儲(chǔ)量小,不需要乘法器,實(shí)現(xiàn)簡(jiǎn)單且速度高等特點(diǎn),在高速抽取或插值系統(tǒng)應(yīng)用廣泛。采用DSP Builder軟件工具,在Simulink平臺(tái)上構(gòu)建了一級(jí)4階CIC梳狀濾波器仿真模型,通
  • 關(guān)鍵字: DSP Builder  FPGA  CIC梳狀濾波器  仿真模型  

便攜式邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 介紹一種16通道便攜式邏輯分析儀,通過FPGA將高速數(shù)據(jù)采樣并緩存,采用USB控制芯片和FPCA協(xié)同控制將數(shù)據(jù)通過USB接口發(fā)送到電腦的上位機(jī)上顯示,簡(jiǎn)化了以往邏輯分析儀硬件電路部分,降低了邏輯分析儀的成本且便
  • 關(guān)鍵字: 邏輯分析儀  USB接口  FPGA  FIFO傳輸  

基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)

  • 摘要:為降低設(shè)計(jì)成本,縮短設(shè)計(jì)周期,提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)方案。該方案采用模塊化的設(shè)計(jì)思想,并使用狀態(tài)機(jī)完成控制模塊的設(shè)計(jì)。整個(gè)系統(tǒng)在QuartusⅡ開發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真,并在FPGA硬件
  • 關(guān)鍵字: 洗衣機(jī)控制器  狀態(tài)機(jī)  FPGA  VHDL  QuartusⅡ  

基于FPGA的水聲信號(hào)采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)

  • 摘要:為實(shí)現(xiàn)對(duì)水聲信號(hào)的多通道同步采集并存儲(chǔ),提出了一種基于FPGA的多通道信號(hào)同步采集、高速大容量實(shí)時(shí)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方案,并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分采用模塊化設(shè)計(jì),通過FPGA豐富的外圍接口實(shí)
  • 關(guān)鍵字: FPGA  水聲信號(hào)  同步采集  高速存儲(chǔ)  

使用新型 Virtex FPGA 開發(fā)小型軟件無線電平臺(tái):SFF SDR

  • SFF SDR(小型軟件定義無線電)開發(fā)平臺(tái)是一種模塊化的 RF/IF/基帶平臺(tái)(圖 1 和圖 2)。該平臺(tái)展示了 Xilinx 和德州儀器 (Texas Instruments, TI) 的最新芯片產(chǎn)品以及最新高級(jí)設(shè)計(jì)流程和軟件架構(gòu)。 這個(gè)平臺(tái)還為手持設(shè)備
  • 關(guān)鍵字: Virtex  FPGA  SFF  SDR    

能實(shí)現(xiàn)360度無死角的最牛安全駕駛汽車環(huán)視系統(tǒng)設(shè)計(jì)

  • 一. 項(xiàng)目概述隨著當(dāng)前國民經(jīng)濟(jì)的快速發(fā)展和人民生活水平的提高,越來越多的家庭擁有汽車作為代步工具,如何安全便捷地泊好車成為了眾多駕駛者共
  • 關(guān)鍵字: Xilinx  FPGA  安全駕駛  汽車環(huán)視  

通過FPGA設(shè)計(jì)安全的高級(jí)輔助駕駛系統(tǒng)

  • 隨著道路上汽車數(shù)量的增加,我們需要更多的技術(shù)來進(jìn)一步減少交通事故。過去幾年,基于雷達(dá)和攝像機(jī)的新系統(tǒng)功能的出現(xiàn)使駕駛更加安全。很多高級(jí)輔助駕駛系統(tǒng)(ADAS)應(yīng)用,如自動(dòng)巡航控制、道路偏離報(bào)警、交通信號(hào)標(biāo)志
  • 關(guān)鍵字: FPGA  駕駛系統(tǒng)  汽車電子  

基于MSP430與FPGA的多功能數(shù)字頻率儀設(shè)計(jì)*

  • 本文采用以FPGA為主,MSP430為輔的框架系統(tǒng)處理方式設(shè)計(jì)了多功能數(shù)字頻率儀。該裝置采用低頻直接測(cè)周期,高頻等精度多周期同步測(cè)量的方法,通過進(jìn)一步優(yōu)化標(biāo)準(zhǔn)時(shí)鐘頻率的設(shè)置,克服了傳統(tǒng)測(cè)頻方法在高精度要求方面的缺陷。將MSP430作為控制處理核心、FPGA作為信號(hào)處理單元,將高效控制與快速運(yùn)算能力相結(jié)合,實(shí)現(xiàn)正弦波頻率、兩路方波信號(hào)時(shí)間間隔以及矩形脈沖占空比的測(cè)量。測(cè)試表明,該裝置具有高精度、高穩(wěn)定性、裝配簡(jiǎn)易和操作便利的特點(diǎn)。
  • 關(guān)鍵字: 多周期同步測(cè)量  標(biāo)準(zhǔn)時(shí)鐘頻率  占空比  FPGA  MSP430  201611  

基于Cortex-M3的北斗二代基帶芯片設(shè)計(jì)

  • 我國自主研制的北斗衛(wèi)星導(dǎo)航系統(tǒng),日益在經(jīng)濟(jì)、軍事和民用領(lǐng)域得到越來越廣的應(yīng)用。本文提出并設(shè)計(jì)了基于Cortex-M3處理器的北斗接收機(jī)基帶處理芯片,設(shè)計(jì)了時(shí)域頻域二維并行捕獲模塊,同時(shí)闡述了基于Cortex-M3處理器的控制流程,包括對(duì)捕獲引擎、跟蹤引擎的調(diào)度,電文解調(diào)和定位解算等。本設(shè)計(jì)最后在FPGA上完成原型驗(yàn)證,定位結(jié)果符合算法預(yù)期。
  • 關(guān)鍵字: 北斗衛(wèi)星導(dǎo)航系統(tǒng)  Cortex-M3  FPGA  201611  

基于Zynq平臺(tái)硬件加速的體感游戲

  • 隨著嵌入式系統(tǒng)的發(fā)展,我們已經(jīng)越來越離不開它們。本文設(shè)計(jì)了一個(gè)基于Xilinx ZYNQ平臺(tái)硬件加速的體感游戲。首先,我們完成了手勢(shì)方向控制貪食蛇游戲,該游戲通過進(jìn)行膚色檢測(cè)、手勢(shì)跟蹤并分析軌跡,來控制貪食蛇的位置。然后,我們實(shí)現(xiàn)了用verilog語言編寫的運(yùn)行在FPGA上的膚色學(xué)習(xí)和識(shí)別算法。最后,軟件游戲調(diào)用基于AXI總線的協(xié)議與硬件加速單元通信,膚色識(shí)別算法運(yùn)行時(shí)間減少了43.2713%,達(dá)到了加速的效果。
  • 關(guān)鍵字: 圖像處理  FPGA  Zynq芯片  201611  

工業(yè)驅(qū)動(dòng)控制SoC與MCU+FPGA架構(gòu)淺析

  • 本文分析了將一個(gè)FPGA引入到驅(qū)動(dòng)架構(gòu)時(shí)所面臨的挑戰(zhàn),以及這些架構(gòu)的發(fā)展歷史和工業(yè)驅(qū)動(dòng)控制SoC(COTS MCU)的新功能如何改變?cè)诠I(yè)驅(qū)動(dòng)中使用FPGA的成本效益模式。
  • 關(guān)鍵字: FPGA  COTS  MCU   201611  
共7210條 104/481 |‹ « 102 103 104 105 106 107 108 109 110 111 » ›|

fpga-pwm介紹

您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473