fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

FPGA的基本結(jié)構(gòu)：六大組成部分簡(jiǎn)介

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個(gè)單元簡(jiǎn)介如下：1.可編程輸入/輸出單元(I/O單元)目前大多數(shù)FPGA的I/O單元被
關(guān)鍵字： FPGA I/O單元硬核

基于NiosⅡ的人臉檢測(cè)系統(tǒng)設(shè)計(jì)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計(jì)了一個(gè)實(shí)時(shí)人臉檢測(cè)系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測(cè)算法，描述了依據(jù)AdaBoost算法的人臉檢測(cè)軟件實(shí)現(xiàn)過程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的D
關(guān)鍵字：人臉檢測(cè) FPGA AdaBoost算法分類器

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab／Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。所得
關(guān)鍵字：數(shù)字調(diào)制信號(hào) 直接數(shù)字頻率合成器 FPGA DSP Builder

基于FPGA的石油測(cè)井控制系統(tǒng)

針對(duì)石油測(cè)井儀器須將地下傳感器發(fā)送的不同數(shù)量級(jí)信號(hào)進(jìn)行識(shí)別并恢復(fù)原始數(shù)值，從而方便地面分析地下情況，本文介紹了一種基于FPGA和DSP的石油測(cè)井控制系統(tǒng)的軟硬件設(shè)計(jì)與實(shí)現(xiàn)的新方法，采用FPGA芯片EP1C6T144C8進(jìn)行主要時(shí)序控制，DSP做算法運(yùn)算，不依靠GPIO而用數(shù)據(jù)總線來控制放大模式位。調(diào)試以及現(xiàn)場(chǎng)試驗(yàn)結(jié)果表明，該系統(tǒng)能夠準(zhǔn)確的實(shí)現(xiàn)對(duì)整支測(cè)井儀器的控制，并且恢復(fù)原始數(shù)據(jù)。
關(guān)鍵字： EP1C6T144C8 數(shù)據(jù)總線 FPGA DSP GPIO

基于FPGA的多軸控制器設(shè)計(jì)

介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且能
關(guān)鍵字： VerilogHDL FPGA 多軸控制器編碼器四細(xì)分

基于SOPC的射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)設(shè)計(jì)

基于使用戶刷卡消費(fèi)的數(shù)據(jù)可進(jìn)行采集存儲(chǔ)的目的，采用了在FPGA平臺(tái)上設(shè)計(jì)一種射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)的方法。該系統(tǒng)采用了FATFS文件系統(tǒng)，可將用戶數(shù)據(jù)及時(shí)保存到SD卡之中。通過對(duì)軟硬件模塊和上位機(jī)的設(shè)計(jì)，采用FPGA為開發(fā)平臺(tái)，對(duì)用戶刷卡消費(fèi)的記錄寫入到SD卡中。利用SD卡的移動(dòng)性，可方便地實(shí)現(xiàn)與計(jì)算機(jī)的數(shù)據(jù)交換，達(dá)到數(shù)據(jù)分析的目的。此法便于客戶對(duì)消費(fèi)記錄的核對(duì)，具有實(shí)際商業(yè)價(jià)值。
關(guān)鍵字： FPGA NIOS II FM1702SL SD 文件系統(tǒng)

基于FPGA的RS碼譯碼器的設(shè)計(jì)

摘要：介紹了符合CCSDS標(biāo)準(zhǔn)的RS(255，223)碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)，減小了譯碼器的時(shí)延
關(guān)鍵字： RS碼 FPGA 譯碼器有限域改進(jìn)的BM算法

基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語言實(shí)現(xiàn)，采用Altera公司的EP3C16 E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
關(guān)鍵字：跳頻快速同步 FPGA 獨(dú)立信道法同步頭法

基于FPGA某型裝備電視測(cè)角儀檢測(cè)技術(shù)研究

通過分析電視測(cè)角儀的性能測(cè)試需求，結(jié)合視頻圖像圖像處理技術(shù)，提出了以EP2C35為核心的視頻檢測(cè)系統(tǒng)設(shè)計(jì)方案，通過對(duì)CCD采集到的模擬環(huán)境的視頻圖像信號(hào)進(jìn)行數(shù)字化處理，結(jié)合電視測(cè)角儀參數(shù)檢測(cè)原理，對(duì)測(cè)角儀基本性能指標(biāo)進(jìn)行檢測(cè)，整個(gè)系統(tǒng)以視頻圖像采集系統(tǒng)為基礎(chǔ)，以視頻圖像處理為核心，為電視測(cè)角儀的檢測(cè)研究提供了一種新的思路。
關(guān)鍵字： FPGA 檢測(cè) 視頻

Altera SoC FPGA：體系結(jié)構(gòu)的重要性

SoC FPGA器件在一個(gè)器件中同時(shí)集成了處理器和FPGA體系結(jié)構(gòu)。將兩種技術(shù)合并起來具有很多優(yōu)點(diǎn)，包括更高的集成度、更低的功耗、更小的電路板面積，以及處理器和FPGA之間帶寬更大的通信等等。這一同類最佳的器件發(fā)揮了
關(guān)鍵字： Altera SoC FPGA

PCB設(shè)計(jì)關(guān)于“過孔蓋油”和“過孔開窗”區(qū)分

關(guān)于“過孔蓋油”和“過孔開窗”此點(diǎn)(VIA和PAD的用法區(qū)分)，許多客戶和設(shè)計(jì)工程師在系統(tǒng)上下單時(shí)經(jīng)常會(huì)問這是什么意思，我的文件該選哪一個(gè)選項(xiàng)?現(xiàn)就此問題點(diǎn)說明如下：經(jīng)常碰到這樣的問題，設(shè)
關(guān)鍵字：過孔蓋油 FPGA PCB

FPGA自動(dòng)加載系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)

摘要：針對(duì)FPGA可以在每次上電時(shí)自動(dòng)獲取配置文件的需求，提出了一種由USB芯片和FLASH芯片、CPLD組成的可對(duì)FPGA上電后自動(dòng)加載的系統(tǒng)。該系統(tǒng)可以通過USB芯片和CPLD將PC中的FPGA配置文件寫入FLASH芯片，并且在CPLD的
關(guān)鍵字： PS模式加載 FPGA FLASH芯片自動(dòng)加載系統(tǒng)

GPS C／A碼發(fā)生器的仿真研究與FPGA設(shè)計(jì)

摘要：全球定位系統(tǒng)(Global Positioning System，GPS)能夠向全球范圍內(nèi)的用戶提供全天候的高精度導(dǎo)航、定位和授時(shí)服務(wù)，在軍用和民用領(lǐng)域得到了廣泛的應(yīng)用。以GPS系統(tǒng)的測(cè)距碼粗碼C/A碼為研究對(duì)象，在深入研究C/A碼
關(guān)鍵字：全球定位系統(tǒng) FPGA C／A碼 Matlab

LOGi FPGA 開發(fā)板：可在樹莓派和Beaglebone上開發(fā)FPGA

最近在Kickstarter網(wǎng)站上，Valent F(x)團(tuán)隊(duì)正在為L(zhǎng)OGi FPGA開發(fā)板的生產(chǎn)籌備資金。LOGi 是fpga開發(fā)與arm平臺(tái)的結(jié)合。Valent F(x)團(tuán)隊(duì)開發(fā)了可以支持樹莓派和Beaglebone上開發(fā)的FPGA開發(fā)板，LOGi系列。它讓FPGA開發(fā)
關(guān)鍵字： FPGA 樹莓派 Beaglebone FPGA IP

從業(yè)績(jī)來看，賽靈思已經(jīng)遠(yuǎn)遠(yuǎn)領(lǐng)先于Altera

Altera和賽靈思20年來都在FPGA這個(gè)窄眾市場(chǎng)激烈的競(jìng)爭(zhēng)者，然而Peter Larson基于對(duì)兩個(gè)公司現(xiàn)金流折現(xiàn)法的研究表明，賽靈思是目前FPGA市場(chǎng)的絕對(duì)領(lǐng)先者。(http://seekingalpha.com/article/2008621-xilinx-appears-
關(guān)鍵字：賽靈思 Altera FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA