fpga-pwm 文章 進(jìn)入fpga-pwm技術(shù)社區(qū)
基于FPGA的振動信號采集處理系統(tǒng)設(shè)計(jì)
- 摘要:在振動信號采集和處理系統(tǒng)設(shè)計(jì)中,信號的處理時間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動信號采集處理系統(tǒng),該系統(tǒng)通過振動信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化為
- 關(guān)鍵字: 振動信號采集 數(shù)據(jù)流控制 時鐘時標(biāo) FPGA
MicroBlaze AXI總線實(shí)現(xiàn)OLED顯示
- OLED作為從設(shè)備,主設(shè)備通過SPI控制協(xié)議和OLED模塊進(jìn)行通信,硬件接口為PMOD接口,OLED模塊內(nèi)部集成SRAM存儲設(shè)備緩存顯示數(shù)據(jù)。OLED模塊使用4wire SPI串行方式,其信號包含:SCK(時鐘),CS(片選),MOSI(master output
- 關(guān)鍵字: NANO2 microblaze FPGA OLED
一種FPGA高速訪問USB設(shè)備的設(shè)計(jì)方案
- 摘要:針對FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點(diǎn),提出了一種將ARM處理器與FPGA相結(jié)合實(shí)現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存,采用乒乓
- 關(guān)鍵字: USB設(shè)備 數(shù)據(jù)訪問 FPGA 嵌入式系統(tǒng)
硬核浮點(diǎn)DSP的FPGA或取代高性能計(jì)算GPGPU
- 近來,Altera公司推出業(yè)界首款浮點(diǎn)FPGA,它集成了硬核IEEE754兼容浮點(diǎn)運(yùn)算功能,提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。據(jù)悉,硬核浮點(diǎn)DSP模塊集成在Altera20nmArria10FPGA和SoC中,以及14nmStratix10FPGA和SoC
- 關(guān)鍵字: DSP FPGA 數(shù)字信號處理
基于CPLD/FPGA的VHDL語言電路優(yōu)化設(shè)計(jì)
- 杜志傳,鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
- 關(guān)鍵字: VHDL CPLD/FPGA 電路設(shè)計(jì) 優(yōu)化
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473