fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

如何設(shè)計(jì)低成本蜂鳴器

　　在實(shí)際的應(yīng)用中，雖然有源蜂鳴器控制簡單，缺陷是成本比較高，在潮濕的環(huán)境用久了，容易損壞。而無源蜂鳴器彌補(bǔ)了有源蜂鳴器缺點(diǎn)，但問題是無源蜂鳴器需要PWM驅(qū)動(dòng)。在系統(tǒng)的設(shè)計(jì)中，微控制器的PWM資源往往是比較緊張的，同時(shí)使用PWM驅(qū)動(dòng)也加大了軟件開發(fā)的難度。接下來筆者將引領(lǐng)大家學(xué)習(xí)如何設(shè)計(jì)一個(gè)無需PWM也能驅(qū)動(dòng)無源蜂鳴器的低成本電路。　　1.1 無源蜂鳴器常規(guī)驅(qū)動(dòng)電路　　 ? 　　圖1 無源蜂鳴器常規(guī)驅(qū)動(dòng)電路　　如圖1所示，此圖為無源蜂鳴器的常規(guī)驅(qū)動(dòng)電路。需要在輸入端輸入一定頻
關(guān)鍵字：蜂鳴器 PWM 微控制器

半橋電路的運(yùn)行原理及注意問題

　　在PWM和電子鎮(zhèn)流器當(dāng)中，半橋電路發(fā)揮著重要的作用。半橋電路由兩個(gè)功率開關(guān)器件組成，它們以圖騰柱的形式連接在一起，并進(jìn)行輸出，提供方波信號(hào)。本篇文章將為大家介紹半橋電路的工作原理，以及半橋電路當(dāng)中應(yīng)該注意的一些問題，希望能夠幫助電源新手們更快的理解半橋電路。　　首先我們先來了解一下半橋電路的基本拓?fù)洌? 　　 ? 　　半橋電路的基本拓?fù)潆娐穲D 　　電容器C1和C2與開關(guān)管Q1、Q2組成橋，橋的對角線接變壓器T1的原邊繞組，故稱半橋變換器。如果此時(shí)C1=C2，那么當(dāng)某一開關(guān)管導(dǎo)通
關(guān)鍵字：半橋電路 PWM 電子鎮(zhèn)流器

解析FPGA低功耗設(shè)計(jì)

　　在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右，有點(diǎn)過高了，功耗過高則會(huì)造成發(fā)熱量增大，溫度高最常見的問題就是系統(tǒng)重啟，另外對FPGA內(nèi)部的時(shí)序也不利，導(dǎo)致可靠性下降。其它硬件電路的功耗是固定的，只有FPGA的功耗有優(yōu)化的余地，因此硬件團(tuán)隊(duì)則極力要求筆者所在的FPGA團(tuán)隊(duì)盡量多做些低功耗設(shè)計(jì)。筆者項(xiàng)目經(jīng)歷尚淺，還是第一次正視功耗這碼事兒，由于項(xiàng)目時(shí)間比較緊，而且xilinx方
關(guān)鍵字： FPGA 低功耗 RTL

基于FPGA的報(bào)文數(shù)據(jù)分析模塊的設(shè)計(jì)

　　摘要：網(wǎng)絡(luò)報(bào)文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過對整個(gè)通信過程的記錄可以為事故分析及運(yùn)行維護(hù)提供依據(jù)。本文提出了一種基于FPGA技術(shù)、結(jié)合相關(guān)通信協(xié)議的報(bào)文數(shù)據(jù)分析系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了報(bào)文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過仿真運(yùn)行驗(yàn)證了系統(tǒng)良好的處理能力。　　引言　　隨著計(jì)算機(jī)技術(shù)、通信技術(shù)及網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，基于這三種核心技術(shù)的自動(dòng)化智能裝置在電網(wǎng)控制中的作用越來越突出。其中以交換式以太網(wǎng)和光纖光纜實(shí)現(xiàn)的網(wǎng)絡(luò)通信系統(tǒng)已經(jīng)逐漸成為變電站的重要單元。　　如何記錄、分析某個(gè)智能單
關(guān)鍵字： FPGA 以太網(wǎng) IEC61850 PHY CPU MAC 201411

基于DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)分析與設(shè)計(jì)

　　摘要：隨著視頻壓縮技術(shù)的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進(jìn)行傳輸，一個(gè)百兆網(wǎng)口可以傳輸多達(dá)10多路的IP視頻信號(hào)。目前的服務(wù)器單純依靠CPU進(jìn)行軟解碼已經(jīng)顯得非常吃力[1];匹配高性能的服務(wù)器或者配置多臺(tái)服務(wù)器卻有存在高成本的壓力。針對這些現(xiàn)狀，本文設(shè)計(jì)了一個(gè)基于TI的DaVinci?平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)。驗(yàn)證結(jié)果顯示，采樣該網(wǎng)絡(luò)視頻解碼系統(tǒng)，可以使得單臺(tái)服務(wù)器增加上百路的IP視頻解碼，同時(shí)不影響服務(wù)器的其它性能，性能可靠且成本有很大優(yōu)勢。　　1 TI 8
關(guān)鍵字： DaVinci IP視頻 CPU Linux FPGA 201411

DIY你的趣味生活：太陽能智能晾衣架的軟硬件和系統(tǒng)實(shí)現(xiàn)

　　1 緒言　　1.1 太陽能智能晾衣架簡介　　晾衣架作為每天使用的家居用品，如今已經(jīng)成為許多家庭的生活必需品。作為消費(fèi)者來說，選擇品牌關(guān)鍵是貨真價(jià)實(shí)。其結(jié)構(gòu)、用料、做工等均是不可或缺的商品組成部分，質(zhì)量和售后服務(wù)更是該行業(yè)生產(chǎn)商生存與發(fā)展的永恒構(gòu)成自動(dòng)晾衣架是升降晾衣架的另一種稱謂，早在2000年前出現(xiàn)的一種晾曬衣服的用具，現(xiàn)時(shí)有手搖的和遙控的兩大類，這種產(chǎn)品剛出來時(shí)晾桿是用不銹鋼圓管做的，款式單一，只是作為一種方便晾曬衣服的工具，但隨著時(shí)間的推移，生產(chǎn)晾衣架的廠家越來越多，競爭越來越大，廠家各
關(guān)鍵字：太陽能 PWM EVK1100

基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)

　　采集數(shù)據(jù)的有效傳輸和存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)的發(fā)展保證了數(shù)字圖像在現(xiàn)實(shí)中廣泛應(yīng)用。如今，從多媒體通信領(lǐng)域的遠(yuǎn)程教育、圖像監(jiān)視到醫(yī)學(xué)上的遠(yuǎn)程會(huì)診，都和數(shù)據(jù)的有效傳輸及存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)息息相關(guān)。在國防工業(yè)領(lǐng)域，圖像數(shù)據(jù)的采集存儲(chǔ)和連續(xù)有效轉(zhuǎn)發(fā)也起著巨大的作用，航空遙感圖像和衛(wèi)星遙感圖像的處理加工，電視制導(dǎo)中數(shù)據(jù)視頻圖像的傳輸，都離不開圖像傳輸存儲(chǔ)技術(shù)。本文設(shè)計(jì)的基于Flash的高速大容量固態(tài)數(shù)據(jù)存儲(chǔ)器，采用了基于LVDS的數(shù)據(jù)傳輸方式傳輸兩路高速圖像數(shù)據(jù)，實(shí)現(xiàn)圖像數(shù)據(jù)的高速實(shí)時(shí)存儲(chǔ)。不僅具有處理速度快、設(shè)計(jì)靈活性高等特點(diǎn)
關(guān)鍵字： LVDS 數(shù)據(jù)存儲(chǔ)器 FPGA

多聲源情境下的三維定位與分離系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　項(xiàng)目背景及可行性分析　　項(xiàng)目名稱、項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況　　項(xiàng)目主要內(nèi)容：聲音分離的研究在聲音通信、聲學(xué)目標(biāo)檢測等方面都有著重要的理論和實(shí)用價(jià)值;聲源分離技術(shù)在機(jī)器聽覺、安保監(jiān)控、軍事等領(lǐng)域具有特別的應(yīng)用。目前，嘈雜背景下，單聲源定位與增強(qiáng)，已有所應(yīng)用;但多聲源情景下的定位與分離，由于算法和硬件復(fù)雜，還很少走向應(yīng)用。本項(xiàng)目通過構(gòu)建麥克風(fēng)陣列信號(hào)采集硬件，實(shí)現(xiàn)FPGA聲音分離算法，以完成兩個(gè)或兩個(gè)以上聲源的三維定位和分離，利用FPGA的并行性，以達(dá)到實(shí)時(shí)性的目標(biāo)。項(xiàng)目難點(diǎn)在于，制作信號(hào)采
關(guān)鍵字： FPGA NE5532 AD73360

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(二)

　　7.1.3 虹膜外邊緣的確定　　(1) 虹膜外邊緣的特征分析　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點(diǎn)是：較相對與虹膜內(nèi)邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說，虹膜內(nèi)部灰度趨近于一致這個(gè)事實(shí)，在參考文獻(xiàn)[8]中，介紹的環(huán)量積分算子應(yīng)該式是一種有效的方法。　　即：　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實(shí)現(xiàn)虹膜外邊緣的檢測　　如上分析，虹膜環(huán)量積分算子是檢測虹膜外邊緣的一種有效手段，為了克服虹膜紋理對環(huán)量線
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(一)

　　項(xiàng)目信息　　1.項(xiàng)目名稱：基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì) 　　2.應(yīng)用領(lǐng)域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設(shè)計(jì)摘要：　　基于虹膜的生物識(shí)別技術(shù)是一種最新的識(shí)別技術(shù)，通過一定的虹膜識(shí)別算法，可以達(dá)到十分優(yōu)異的準(zhǔn)確性。隨著虹膜識(shí)別技術(shù)的發(fā)展，它的應(yīng)用領(lǐng)域越來越寬，不僅在高度機(jī)密場所應(yīng)用，并逐步推廣到機(jī)場、銀行、金融、公安、出入境口岸、安全、網(wǎng)絡(luò)、電子商務(wù)等場合。在研究了虹膜識(shí)別算法，即預(yù)處理、特征提取和匹配的基礎(chǔ)上，我們設(shè)計(jì)了一種可便攜使用的基于FPGA的嵌入式虹膜識(shí)別系統(tǒng)。本系
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于svpwm變頻調(diào)速的雙電機(jī)控制算法應(yīng)用

　　1.引言　　隨著工業(yè)技術(shù)的發(fā)展，在航空、軍事、機(jī)械制造領(lǐng)域等需要多個(gè)電機(jī)同時(shí)驅(qū)動(dòng)一個(gè)或多個(gè)工作部件進(jìn)行協(xié)調(diào)控制的場合越來越多。傳統(tǒng)的控制系統(tǒng)多采用單一電機(jī)實(shí)現(xiàn)單軸控制，電機(jī)的輸出轉(zhuǎn)矩有一定的限制，當(dāng)傳動(dòng)系統(tǒng)需要較大的驅(qū)動(dòng)功率時(shí)，必須特制功率與之相匹配的驅(qū)動(dòng)電機(jī)和驅(qū)動(dòng)器，使得系統(tǒng)的成本上升，而且過大的輸出功率的電機(jī)受到制造工藝和電機(jī)性能的影響，大功率的驅(qū)動(dòng)器的研制也會(huì)受到半導(dǎo)體功率器件的限制[1].電機(jī)在實(shí)時(shí)跟隨同一目標(biāo)轉(zhuǎn)速的同時(shí)。還需要保持兩電機(jī)問的轉(zhuǎn)速同步，否則便會(huì)導(dǎo)致后面的機(jī)械傳動(dòng)精度下降。針
關(guān)鍵字： svpwm 電機(jī)控制 PWM

基于SoC FPGA進(jìn)行工業(yè)設(shè)計(jì)及電機(jī)控制

　　引言　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個(gè)因素，其中包括：性能、工程變更的成本、上市時(shí)間、人員的技能、重用現(xiàn)有IP/程序庫的可能性、現(xiàn)場升級(jí)的成本，以及低功耗和低成本。　　工業(yè)市場的近期發(fā)展推動(dòng)了對具有高集成度、高性能、低功耗FPGA器件的需求。設(shè)計(jì)人員更喜歡網(wǎng)絡(luò)通信而不是點(diǎn)對點(diǎn)通信，這意味著可能需要額外的控制器用于通信，進(jìn)而間接增加了BOM成本、電路板尺寸和相關(guān)NRE(一次性工程費(fèi)用)成本。　　總體擁有成本用于分析和估計(jì)購置的壽命周期成本，它是所有與設(shè)計(jì)相關(guān)的直接和間接成本的擴(kuò)展集，包括工
關(guān)鍵字： FPGA SoC 永磁同步電機(jī)

FPGA研發(fā)之道(10)架構(gòu)設(shè)計(jì)漫談(五)數(shù)字電路的靈魂-流水線

　　流水線，最早為人熟知，起源于十九世紀(jì)初的福特汽車工廠，富有遠(yuǎn)見的福特，改變了那種人圍著汽車轉(zhuǎn)、負(fù)責(zé)各個(gè)環(huán)節(jié)的生產(chǎn)模式，轉(zhuǎn)變成了流動(dòng)的汽車組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車。這種改變，不但提升了效率，更是拉開了工業(yè)時(shí)代大生產(chǎn)的序幕。　　如今，這種模式常常應(yīng)用于數(shù)字電路的設(shè)計(jì)之中，與現(xiàn)在流驅(qū)動(dòng)的FPGA架構(gòu)不謀而合。舉例來說：某設(shè)計(jì)輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構(gòu)如下所示：　　 ? 　　每個(gè)模塊只
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 流水線

FPGA研發(fā)之道(9)架構(gòu)設(shè)計(jì)漫談(四)并行與復(fù)用

　　FPGA其在眾多器件中能夠被工程師青睞的一個(gè)很重要的原因就是其強(qiáng)悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個(gè)很重要的方式。　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡單，但是設(shè)計(jì)上卻是相當(dāng)復(fù)雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達(dá)到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計(jì)算結(jié)構(gòu)如下圖所示：　　 ? 　　上圖中：前端處理單元負(fù)責(zé)將進(jìn)入數(shù)據(jù)信息，分配到多個(gè)計(jì)算單元中，圖中為3個(gè)計(jì)算單元(幾個(gè)根據(jù)所需的性能計(jì)算得
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 并行

FPGA研發(fā)之道(8)架構(gòu)設(shè)計(jì)漫談(三)時(shí)鐘和復(fù)位

　　接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時(shí)鐘和復(fù)位。　　時(shí)鐘：根據(jù)時(shí)鐘的分類，可以分為邏輯時(shí)鐘，接口時(shí)鐘，存儲(chǔ)器時(shí)鐘等; 　　(1)邏輯時(shí)鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計(jì)和優(yōu)化的結(jié)果，從經(jīng)驗(yàn)而不是實(shí)際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達(dá)100-200Mhz之間，根據(jù)各系列的先后性能會(huì)有所提升，但不是革命性的。　　(2)接口時(shí)鐘，異步信號(hào)的時(shí)序一般也是通過FPGA片內(nèi)同步邏輯產(chǎn)生，一般
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 復(fù)位