fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

DSP+FPGA實(shí)時(shí)信號(hào)處理系統(tǒng)

實(shí)時(shí)信號(hào)處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實(shí)時(shí)性;其次對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性...
關(guān)鍵字： DSP FPGA 信號(hào)處理實(shí)時(shí)操作

PSoC? 在清華大學(xué)取得巨大成功

　　2008 年 10 月 14日，北京訊 — 賽普拉斯半導(dǎo)體公司中國業(yè)務(wù)運(yùn)營部與賽普拉斯大學(xué)聯(lián)盟 (CUA) 協(xié)力共同為中國的名牌大學(xué)清華大學(xué) (THU) 提供 PSoC? 器件及相關(guān)套件。相關(guān)工作取得了顯著成效，PSoC 在兩門課程的學(xué)習(xí)中得到全面推廣，并幫助 100 多名學(xué)生了解到如何用賽普拉斯業(yè)界領(lǐng)先的可編程片上系統(tǒng)解決方案設(shè)計(jì)復(fù)雜的系統(tǒng)。　　清華大學(xué)自動(dòng)化系與清華大學(xué)科教儀器設(shè)備廠攜手開發(fā)了 PSoC 實(shí)驗(yàn)室套件。該套件于去年春天獲得了清華大學(xué)頒發(fā)的“第10屆
關(guān)鍵字：賽普拉斯 PSoC FPGA

利用可編程邏輯實(shí)現(xiàn)高性能的罪犯抓捕系統(tǒng)

由于高科技工具成為抓捕罪犯的武器中越來越關(guān)鍵的部分，因此執(zhí)法機(jī)構(gòu)和安全專業(yè)人員不斷尋求更快更方便的數(shù)據(jù)...
關(guān)鍵字： FPGA 汽車電子語音視頻

基于FPGA的UART接口開發(fā)

　　設(shè)計(jì)背景　　串口即通用異步收發(fā)器（UART，Universal Asynchronous Receiver Transmitter）。串行通信具有傳輸線少、成本低、可靠性高等優(yōu)點(diǎn)，所以系統(tǒng)間互聯(lián)常采用RS-232接口方式，一般該接口由UART 專用芯片來實(shí)現(xiàn)。但UART接口芯片一般引腳較多，內(nèi)含許多輔助模塊和一些輔助功能，在實(shí)際使用時(shí)往往用不到這些功能，因此若采用UART專用芯片，必將使電路變得復(fù)雜，PCB面積增大，從而導(dǎo)致成本增加，系統(tǒng)的穩(wěn)定性和可靠性降低?；镜腢ART通信只需要兩條信號(hào)線（R
關(guān)鍵字： FPGA UART 接口技術(shù)

2008嵌入式設(shè)計(jì)調(diào)查：工程師時(shí)刻都在趕項(xiàng)目

　??? Tech?Insights/Embedded?Systems?Design?2008年嵌入式市場(chǎng)調(diào)研報(bào)告表明，嵌入式系統(tǒng)設(shè)計(jì)人員在2008年要參與更多項(xiàng)目的開發(fā)，按期完成開發(fā)任務(wù)是他們最大的問題，有一半以上（大于50%）的開發(fā)項(xiàng)目不能按期完成。　　調(diào)查結(jié)果表明：自2005年以來，2008年新項(xiàng)目對(duì)應(yīng)項(xiàng)目改進(jìn)的比例是這幾年中最高的。在所有開發(fā)項(xiàng)目中，新開發(fā)項(xiàng)目占46%，剩余54%為以往開發(fā)項(xiàng)目的升級(jí)和改進(jìn)。項(xiàng)目的改進(jìn)和升級(jí)主
關(guān)鍵字：嵌入式工程師 FPGA

賽靈思推出Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺(tái)

　　賽靈思公司日前宣布推出 Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺(tái)，用于開發(fā)支持雙處理器的高性能嵌入式系統(tǒng)。這一新的開發(fā)平臺(tái)基于集成雙 Power PC? 440處理器的 Virtex-5 FXT FPGA，并且可以支持 Linux和VxWorks 操作系統(tǒng)，為軟件和硬件設(shè)計(jì)團(tuán)隊(duì)提供了無與倫比的靈活性和計(jì)算能力。　　結(jié)合豐富的參考設(shè)計(jì)和由屢獲殊榮的開發(fā)工具、配置向?qū)Ш?IP 組成的賽靈思嵌入式開發(fā)套件（EDK），ML510 嵌入式開發(fā)平臺(tái)為構(gòu)建利用雙處理器完成專用分配功
關(guān)鍵字： xilinx FPGA WiMAX

基于單片機(jī)和FPGA的簡易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

l 引言　　與傳統(tǒng)模擬示波器相比．?dāng)?shù)字存儲(chǔ)示波器不僅具有可存儲(chǔ)波形、體積小、功耗低，使用方便等優(yōu)點(diǎn)，而且還具有強(qiáng)大的信號(hào)實(shí)時(shí)處理分析功能。在電子測(cè)量領(lǐng)域，數(shù)字存儲(chǔ)示波器正在逐漸取代模擬示波器。但目前我國使用高性能數(shù)字存儲(chǔ)示波器主要依靠國外產(chǎn)品，而且價(jià)格昂貴。因此研究數(shù)字存儲(chǔ)示波器具有重要價(jià)值。借于此，提出了一種簡易數(shù)字存儲(chǔ)示波器的設(shè)計(jì)方案，經(jīng)測(cè)試，性能優(yōu)良。 2 數(shù)字存儲(chǔ)示波器基本工作原理　　數(shù)字存儲(chǔ)示波器與模擬示波器不同在于信號(hào)進(jìn)入示波器后立刻通過高速A／D轉(zhuǎn)換器將模擬信號(hào)前端快速采樣，存儲(chǔ)其
關(guān)鍵字：單片機(jī) FPGA 放大器示波器

基于FPGA的低成本虛擬測(cè)試系統(tǒng)實(shí)現(xiàn)

1 引言　　傳統(tǒng)測(cè)試測(cè)量儀存在價(jià)格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲(chǔ)顯示困難等問題，本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭力。本系統(tǒng)在FPGA單板單片主控器件控制下，實(shí)現(xiàn)兩路獨(dú)立、幅值可控的信號(hào)發(fā)生器，一路虛擬存儲(chǔ)示波器，具有外部觸發(fā)信號(hào)和采樣時(shí)鐘的16路高速邏輯分析儀。 2硬件設(shè)計(jì) 2.1硬件系統(tǒng)框圖　　硬件系統(tǒng)設(shè)計(jì)是以并行處理能力強(qiáng)、可重配置的低端FPGA單片EP1C6為主控器件。圖1所示為硬
關(guān)鍵字：虛擬測(cè)試 FPGA

用FPGA實(shí)現(xiàn)的RC6算法的研究

引言　　RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國國家標(biāo)準(zhǔn)局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計(jì)的，以更好地符合AES的要求，且提高了安全性，增強(qiáng)了性能。根據(jù)AES的要求，一個(gè)分組密碼必須處理128位輸入／輸出數(shù)據(jù)。盡管RC5是一個(gè)非?？斓姆纸M密碼，但它處理128位分組塊時(shí)用了2個(gè)64位工作寄存器；而AES目前在講究效率和簡潔方面不支持64位操作，于是RC6修正這個(gè)錯(cuò)誤，使用4個(gè)32位寄存器而不是2個(gè)64位寄存器，以更好地實(shí)
關(guān)鍵字： FPGA RC6

低功耗、DFM及高速接口是65/40納米設(shè)計(jì)重點(diǎn)

???? 近兩年，國際上大的半導(dǎo)體公司都推出了65納米產(chǎn)品，并開始了45納米/40納米產(chǎn)品的研發(fā)，而國內(nèi)也已經(jīng)有五六家企業(yè)開始了65納米的設(shè)計(jì)。但總體來說，65納米/40納米設(shè)計(jì)目前仍然還是一個(gè)新生事物，企業(yè)要解決一系列的技術(shù)難題。為此，我們邀請(qǐng)F(tuán)PGA企業(yè)、EDA企業(yè)、IP企業(yè)、芯片制造企業(yè)共同探討新工藝技術(shù)的研發(fā)關(guān)鍵點(diǎn)。 ? ????主持人?趙艷秋 ? ??&nbs
關(guān)鍵字：半導(dǎo)體 FPGA 功耗功率管理 Altera 65納米

FPGA技術(shù)如何幫助數(shù)字電視實(shí)現(xiàn)快速上市

從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會(huì)，而OEM廠商之間為生產(chǎn)更有價(jià)格吸引...
關(guān)鍵字： FPGA 數(shù)字電視

Xilinx 發(fā)布行業(yè)最大容量的領(lǐng)域優(yōu)化FPGA 器件

　　賽靈思公司宣布開始批量供應(yīng) Virtex-5 SX240T 和 FX200T 兩款器件，同時(shí)還新推出了 Virtex-5 TXT FPGA 平臺(tái)，旨在幫助高性能系統(tǒng)的架構(gòu)和設(shè)計(jì)人員實(shí)現(xiàn)高性能、低功耗以及產(chǎn)品盡快推向市場(chǎng)等方面的目標(biāo)?；跇I(yè)界領(lǐng)先的高性能 Virtex-5 FPGA 架構(gòu)，這些器件為客戶提供了性能最高的可配置 DSP 平臺(tái)、唯一嵌入 PowerPC® 雙處理器的 FPGA 器件、以及全球最高帶寬的串行連接能力。　　Ross Video 公司高級(jí)設(shè)計(jì)工程師 Mario LeCa
關(guān)鍵字： Xilinx FPGA

北京利亞德采用聚積MBI5030在北京奧運(yùn)打造「地幕」LED顯示屏

　臺(tái)灣，新竹—在2008年的北京奧運(yùn)中，光彩奪目的LED燈光秀讓全世界都嘆為觀止，可謂將中國的LED顯示技術(shù)劃下一個(gè)完美的驚嘆號(hào)。尤其在奧運(yùn)開幕式中，一張長147公尺、寬22公尺的「地幕」讓人印象深刻，其中中央1300平方公尺的異型動(dòng)態(tài)LED顯示屏部分（見右圖）是由中國知名的LED顯示屏制造商北京利亞德(Leyard)公司所制造，并搭配聚積科技570,000顆的S-PWM專利技術(shù)驅(qū)動(dòng)芯片- MBI5030所構(gòu)成的完美結(jié)合，展現(xiàn)LED技術(shù)的匠心獨(dú)具。
關(guān)鍵字： LED S-PWM 驅(qū)動(dòng)芯片聚積科技

3-DES算法的FPGA實(shí)現(xiàn)

引言從技術(shù)角度講，網(wǎng)絡(luò)安全除了依賴安全的網(wǎng)絡(luò)通信協(xié)議及應(yīng)用協(xié)議外，更多地取決于網(wǎng)絡(luò)設(shè)備如交換機(jī)...
關(guān)鍵字： FPGA 算法 3-DES 網(wǎng)絡(luò)安全