fpga-pwm 文章 進入fpga-pwm技術(shù)社區(qū)
利用FPGA協(xié)處理提升無線子系統(tǒng)的性能
- 您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。 常見于無線應用中這類處理包括有限沖激響應(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達512個并行嵌入式DSP乘法器,這些乘法器的工作頻率高于500MHz,最高可提供256 GMAC的DSP性能。 將需要高速并行處理的工作卸載給FPGA,而將需要高速
- 關(guān)鍵字: 信號處理 FPGA DSP
基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計方法
- MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進行數(shù)字系統(tǒng)的設(shè)計。用圖形輸入方式和文本輸入方式設(shè)計了一模60 計數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。 EDA ( Elect ronic Design Automation) 即電子設(shè)計自動化技術(shù),是指以計算機為基本工作平臺,把應用電子技術(shù)、計算機技術(shù)、智能化技術(shù)融合在一個電子CAD 通用軟件包中,輔助進行三方面的電子設(shè)計工作,即集成電路設(shè)計、電子電路設(shè)計以及
- 關(guān)鍵字: EDA FPGA
利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字攝像監(jiān)控系統(tǒng)
- 數(shù)字攝像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力,是傳統(tǒng)模擬系統(tǒng)強有力的替代方案。除了提供先進的壓縮技術(shù),如MPEG-4和H.264,數(shù)字攝像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定,全景攝像和視頻運動檢測等算法。本文將討論這些新技術(shù)的優(yōu)點,和它們在用數(shù)字信號處理器(DSP)和FPGA協(xié)處理器平臺上的優(yōu)化實現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求,這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計的開發(fā)平臺。 商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個攝像機,先進的視頻壓縮如MPEG-4,Windows Media 9 H.264,低延遲編碼
- 關(guān)鍵字: FPGA 數(shù)字攝像監(jiān)控系統(tǒng) DSP
基于FPGA的USB2.0控制器設(shè)計
- 在視頻存儲和圖像寬帶領(lǐng)域中,經(jīng)常遇到實時高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月,由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0(Universal Serial Bus)傳輸協(xié)議,其速度遠遠超過了目前使用IEEE1394接口進行視頻傳輸?shù)?00Mbps,達到了480Mbps;而且具有即插即用的PnP(Plug And Play)、可進行菊花鏈式的級聯(lián)(通過USB HUB進行外圍擴展)、可串連多達127個USB設(shè)備等優(yōu)點。應用該協(xié)議可支持實
- 關(guān)鍵字: FPGA USB 控制器
AES加密算法的一種優(yōu)化的FPGA實現(xiàn)方法
- 本文介紹AES加密算法的一種FPGA實現(xiàn)的方法以及對其加密速度的優(yōu)化處理技巧。
- 關(guān)鍵字: FPGA AES 加密算法 實現(xiàn)方法
國內(nèi)首個開放源碼硬件創(chuàng)新大賽圓滿閉幕
- 覆蓋全國50所高等院校,1000多位在校研究生和博士生及其導師,近200個團隊的首屆“中國電子學會Xilinx杯開放源碼硬件創(chuàng)新大賽”, 于2008年4月20日在無錫國家集成電路基地經(jīng)過緊張的最后一輪顛峰對決和評委們的遴選, 終于塵埃落定。來自北京郵電大學由林家儒教授指導的團隊(田耘,徐文波,胡彬和谷濤)提交的“WCDMA系統(tǒng)字頻數(shù)域干擾抵消器”項目最終摘取桂冠,載譽而歸。獲得二等獎的分別是東北大學的“基于FPGA動態(tài)重配置技術(shù)的熱電廠集中監(jiān)控系
- 關(guān)鍵字: 開放源碼 FPGA Xilinx
如何用FPGA實現(xiàn)原型板原理圖的驗證
- 首次流片成功取決于整個系統(tǒng)硬件和相關(guān)軟件的驗證,有些公司提供的快速原型生成平臺具有許多調(diào)試功能,但這些平臺的價格非常高。 因此最流行的做法是根據(jù)DUT和具體應用設(shè)計復合FPGA板,驗證這些板的原理圖通常是很麻煩的,本文提出一種利用FPGA實現(xiàn)原型板原理圖驗證的新方法。 由于價格競爭越來越激烈,首次流片成功或只需少量的修改變得越來越重要。 為了達到這一目標,對整個系統(tǒng)(即硬件和相關(guān)軟件)的驗證成為重中之重。 業(yè)界也涌現(xiàn)了許多策略來幫助設(shè)計師完成RTL上的軟件運行。這些策略提供了在
- 關(guān)鍵字: FPGA 原理圖
采用靈活的汽車FPGA提高片上系統(tǒng)級集成和降低物料
- 汽車制造商們堅持不懈地改進車內(nèi)舒適性、安全性、便利性、工作效能和娛樂性,反過來,這些努力又推動了各種車內(nèi)數(shù)字技術(shù)的應用。
- 關(guān)鍵字: FPGA 汽車 片上系統(tǒng) 集成
如何用FPGA實現(xiàn)算法的硬件加速
- 當設(shè)計者試圖從算法中獲得最佳性能但軟件方法已無計可施時,可以嘗試通過硬件/軟件重新劃分來進行加速。在64K...
- 關(guān)鍵字: 實現(xiàn)算法 CRC 硬件加速 FPGA 查找表 typedef const 算術(shù)邏輯單元 ALU 狀態(tài)寄存器
四種常用FPGA/CPLD設(shè)計思想與技巧
- 上級數(shù)據(jù)和本級時鐘是異步的,也就是說上級芯片或模塊和本級芯片或模塊的時鐘是異步時鐘域的。為了避免異步時...
- 關(guān)鍵字: CPLD設(shè)計 串并轉(zhuǎn)換 FPGA 同步碼 PCB布線 同步機制 RAKE接收機 單流 時序設(shè)計 BUFT
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473