首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

嵌入式系統(tǒng)的自適應(yīng)前照燈系統(tǒng)設(shè)計

  • 摘要：為了改善駕駛員在夜間或能見度較低環(huán)境下的視野范圍，提高行駛的安全性，介紹了一種基于嵌入式系統(tǒng)的汽車自適應(yīng)前照燈系統(tǒng)的設(shè)計方案。此系統(tǒng)中的前照燈控制器采用FPGA來控制CAN總線控制器、數(shù)/模轉(zhuǎn)換器和全橋
  • 關(guān)鍵字： 步進電機  FPGA  MCP2510  LMD18245  

單片機，ARM，F(xiàn)PGA，嵌入式這些有什么區(qū)別，各自特點是什么？

  • 單片機的特點：(1)受集成度限制，片內(nèi)存儲器容量較小，一般內(nèi)ROM：8KB以下;(2)內(nèi)RAM：256KB以內(nèi)。(3)可靠性高(4)易擴展(5)控制功能強(6)易于開發(fā)ARM的特點：(1) 自帶廉價的程序存儲器(FLASH)和非易失的數(shù)據(jù)存儲器(E
  • 關(guān)鍵字： 單片機  嵌入式  FPGA  ARM  

基于CPLD的FPGA從并快速加載方案

  • 現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的，
  • 關(guān)鍵字： FPGA    CPLD    控制器    從并    加載  

基于FPGA的多路視頻收發(fā)系統(tǒng)的設(shè)計與實現(xiàn)

  • 摘要：為了實現(xiàn)對多路視頻和數(shù)據(jù)信號的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設(shè)計方案，并完成系統(tǒng)的軟硬件設(shè)計。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設(shè)備組成，軟件部分采用VHDL語言進行
  • 關(guān)鍵字： 視頻傳輸  FPGA  數(shù)據(jù)傳輸  光模塊  

智原發(fā)表PowerSlash(TM)硅智財于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開發(fā)

  • 　　聯(lián)華電子今(12日)與ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計，為超低功耗的無線應(yīng)用需求技術(shù)進行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長期壽命需求。 　　智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過程中，效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈
  • 關(guān)鍵字： 聯(lián)華電子  ASIC  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

  • 　　引言 　　車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 　　FIR濾波的原理及實現(xiàn) 　　本文采用FIR數(shù)字濾波，其原理如公式1所示。 　　Y(n)= (1) 　　其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
  • 關(guān)鍵字： FPGA  FIR  

基于USB2．0協(xié)議的通用測控通信接口設(shè)計

  • 隨著我國航空航天技術(shù)的迅速發(fā)展，對地面遙控遙測接收機的實時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構(gòu)設(shè)計方案?；贒SP/FPGA架構(gòu)的設(shè)計方案
  • 關(guān)鍵字： CY7C68013A  測控通信  FPGA  USB固件設(shè)計  

ARM與神經(jīng)網(wǎng)絡(luò)處理器的通信方案設(shè)計

  • 摘要：基于ARM芯片和FPGA的特點，設(shè)計了一種ARM與FPGA人工神經(jīng)網(wǎng)絡(luò)處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數(shù)據(jù)傳輸進行控制，完成ARM與神經(jīng)網(wǎng)絡(luò)處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體
  • 關(guān)鍵字： 神經(jīng)網(wǎng)絡(luò)  嵌入式  通信  ARM  FPGA  S3C44BOX  ZDMA  

基于雙口RAM核監(jiān)測數(shù)字示波器設(shè)計研究

  • 摘要：在核監(jiān)測中，常將各種傳感器輸出的信號通過A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號，然后利用數(shù)字信號處理技術(shù)對各種核信號進行數(shù)字處理。為了準確測量核信號數(shù)字波形的各種參數(shù)，對基于FPGA雙口RAM的數(shù)字示波器進行了設(shè)計和
  • 關(guān)鍵字： 核脈沖  數(shù)字示波器  數(shù)字波形  FPGA  雙口RAM  

基于FPGA的數(shù)字通信實訓(xùn)平臺的設(shè)計與實現(xiàn)

  • 摘要：本實訓(xùn)平臺著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計了擴展性強、可測性好的FPGA核心板，并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力，創(chuàng)設(shè)了分層遞進的實驗?zāi)Ｊ?/li>
  • 關(guān)鍵字： FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9．0  片上通信系統(tǒng)  

基于FPGA IP核的FFT實現(xiàn)與改進

  • 摘要 利用FPGA IP核設(shè)計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導(dǎo)致的頻譜泄露問題，提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設(shè)計方案進行了仿真，同
  • 關(guān)鍵字： FFT  FPGA  IP核  加窗處理  

基于FPGA的多路數(shù)字信號復(fù)接系統(tǒng)設(shè)計與實現(xiàn)

  • 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項重要技術(shù)，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對數(shù)字復(fù)分接系統(tǒng)進行建模設(shè)計和實現(xiàn)。并利
  • 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng)  乒乓操作  先進先出存儲器  FPGA  

JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)

  • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
  • 關(guān)鍵字： JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

基于NiosⅡ的單點自適應(yīng)控制器設(shè)計研究

  • 摘要 為了提高道路交叉口通行能力，設(shè)計了一種單點交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計了控制器的硬件，井利用遺傳算法建立了信號配時優(yōu)化模型、VHDL語言進行了遺傳算法的硬
  • 關(guān)鍵字： NiosⅡ  FPGA  單點交叉口  自適應(yīng)控制  遺傳算法硬件化  

高速實際據(jù)采集智能控制器的設(shè)計與實現(xiàn)

  • 摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計并實現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實時數(shù)據(jù)采集應(yīng)用的一種實用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
  • 關(guān)鍵字： ARM  FPGA  智能控制器  高速實時數(shù)據(jù)采集  
共6769條 113/452 |‹ « 111 112 113 114 115 116 117 118 119 120 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473