fpga 文章進(jìn)入fpga技術(shù)社區(qū)

立體液晶顯示器的圖像獲取及顯示

　　立體液晶顯示器是近年來新出現(xiàn)的虛擬現(xiàn)實(shí)顯示設(shè)備，它真實(shí)地再現(xiàn)場景的三維信息，顯示具有縱深感的圖像。其最大特點(diǎn)就是觀察者無需使用任何附加設(shè)備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測者可以更容易、更快速地理解真實(shí)的景深信息，更全面、更直觀地洞察圖像空間位置的實(shí)際分布狀況。　　目前，國內(nèi)外的自由立體液晶顯示方式通常采用計(jì)算機(jī)采集圖像并存儲，處理后輸出到液晶屏驅(qū)動電路板，然后通過板載模數(shù)轉(zhuǎn)換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計(jì)算機(jī)進(jìn)行圖像采集和處理，其開發(fā)周期短，但成本較高，體積較大，
關(guān)鍵字：顯示器虛擬液晶 FPGA

FPGA設(shè)計(jì)開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

　　本文針對FPGA實(shí)際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時(shí)間，提高開發(fā)效率。　　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時(shí)間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過程中的編譯次數(shù)，最終達(dá)到準(zhǔn)確定位故障、縮短解決故障時(shí)間的目的。文例所用到的軟件開發(fā)平臺
關(guān)鍵字： FPGA 應(yīng)用仿真

影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

　　時(shí)鐘是整個(gè)電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的延時(shí)對保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。　　1.1 建立時(shí)間與保持時(shí)間　　建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時(shí)間，如果建立的時(shí)間不滿足要求那么數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
關(guān)鍵字： FPGA 時(shí)鐘

2008年7月18日，Altera公布第二季度業(yè)績

　　Altera公司今天宣布第二季度銷售額達(dá)到3.599億美元，比2008年第一季度增長7%，比2007年第二季度增長13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎(chǔ)上，第二季度凈收入增長到0.98億美元，每股攤薄后收益0.32美元。和2007年第二季度相比，今年第二季度凈收入增長22%，每股攤薄后收益增長43%。　　上半年運(yùn)營現(xiàn)金流為2.268億美元。第二季度，Altera以140萬美元回購其65,000普通股。到目前為止，在第三季度，Altera已經(jīng)以1004萬美
關(guān)鍵字： Altera FPGA Stratix

基于SOPC的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術(shù)實(shí)現(xiàn)視頻采集已成為一種易于開發(fā)、設(shè)計(jì)靈活的方案。而這主要得益于IP復(fù)用技術(shù)的發(fā)展。在FPGA上構(gòu)建復(fù)雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動程序。該方案具有更大的集成度和靈活性，因而必將成為電子設(shè)計(jì)發(fā)展的一大趨勢。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA

基于FPGA電火花加工脈沖電源的設(shè)計(jì)

　　0引言　　數(shù)控電火花(electrical discharge machining，EDM)機(jī)床是一種實(shí)現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機(jī)床的脈沖電源電路是用分立元件組成，或者是用單片機(jī)來實(shí)現(xiàn)。分立元件電路設(shè)計(jì)復(fù)雜，電路調(diào)試?yán)щy，基于單片機(jī)或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進(jìn)行更改與升級。而采用現(xiàn)場可編程門陣列FPGA在很好的繼承單片機(jī)或者是嵌入式CPU設(shè)計(jì)的電源的優(yōu)點(diǎn)
關(guān)鍵字： FPGA 脈沖電源 EDM 數(shù)控機(jī)床嵌入式

利用視頻套件加速FPGA上的視頻開發(fā)

　　隨著下一代視頻壓縮標(biāo)準(zhǔn)問世，行業(yè)從基本視頻處理向更復(fù)雜的集成處理解決方案轉(zhuǎn)移，這使得系統(tǒng)的要求超越了獨(dú)立DSP力所能及的視頻性能。FPGA以不到30美元的價(jià)格提供20GMACs以上的DSP性能，從而為成本敏感型軍事、汽車、醫(yī)療、消費(fèi)、工業(yè)和安全應(yīng)用填補(bǔ)了這一空白。只有FPGA能夠?yàn)檎锥藢Χ艘曨l解決方案提供邏輯、嵌入式處理、OS支持和驅(qū)動器。　　妨礙開發(fā)人員將FPGA用于視頻應(yīng)用的因素并非他們?nèi)狈PGA性能優(yōu)勢的了解，而是缺乏使用其設(shè)計(jì)流程的經(jīng)驗(yàn)，對于那些習(xí)慣于用C語言編程的傳統(tǒng)DSP程序開發(fā)
關(guān)鍵字： FPGA 視頻套件 VSK Simulink

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)(圖)

目前的DVI接口分為兩種，一個(gè)是DVI-D接口，只能接收數(shù)字信號，接口上只有3排8列共24個(gè)針腳，其中右上角的一個(gè)針腳為...
關(guān)鍵字： FPGA 接口芯片 DVI 聯(lián)機(jī)控制圖像數(shù)據(jù) gamma校正 D-Sub End-user 控制原理

基于DSP的圖象采集與處理系統(tǒng)的設(shè)計(jì)

　　0 引言　　圖像處理系統(tǒng)的一個(gè)關(guān)鍵問題就是數(shù)據(jù)量龐大，數(shù)據(jù)處理相關(guān)性高，實(shí)時(shí)實(shí)現(xiàn)比較困難。即使采用高速單片機(jī)也無法滿足實(shí)時(shí)處理的需求，而DSP芯片則具有速度快，信號處理功能強(qiáng)大，實(shí)時(shí)性好等特點(diǎn)，因此，將DSP用于圖像處理可使這一難題得到較好的解決。　　1 系統(tǒng)構(gòu)成　　本系統(tǒng)采用基于CameraLink接口的圖像輸出相機(jī)。DSP采用TI的TMS320C6711，這是一種高性能DSP處理器，其工作頻率為150 MHz，最大處理能力高達(dá)900MFLOps，該DSP既可滿足高速處理要求，又可滿足高
關(guān)鍵字： DSP 圖象采集與處理 Camera Link USB FPGA

2008年嵌入式設(shè)計(jì)調(diào)查結(jié)果：工程師很辛苦

　　Tech Insights/Embedded Systems Design 2008年嵌入式市場調(diào)研報(bào)告表明，嵌入式系統(tǒng)設(shè)計(jì)人員在2008年要參與更多項(xiàng)目的開發(fā)，按期完成開發(fā)任務(wù)是他們最大的問題，有一半以上（大于50%）的開發(fā)項(xiàng)目不能按期完成。? 　　調(diào)查結(jié)果表明：自2005年以來，2008年新項(xiàng)目對應(yīng)項(xiàng)目改進(jìn)的比例是這幾年中最高的。在所有開發(fā)項(xiàng)目中，新開發(fā)項(xiàng)目占46%，剩余54%為以往開發(fā)項(xiàng)目的升級和改進(jìn)。項(xiàng)目的改進(jìn)和升級主要是針對新的軟件特性（占81%），或因采用了新處理器（55%），
關(guān)鍵字：嵌入式設(shè)計(jì) 工程師商用OS 定制OS FPGA DSP MCU

一種機(jī)器人視覺系統(tǒng)模塊的設(shè)計(jì)

　　一、概述　　視覺技術(shù)是近幾十年來發(fā)展的一門新興技術(shù)。機(jī)器視覺可以代替人類的視覺從事檢驗(yàn)、目標(biāo)跟蹤、機(jī)器人導(dǎo)向等方面的工作，特別是在那些需要重復(fù)、迅速的從圖象中獲取精確信息的場合。盡管在目前硬件和軟件技術(shù)條件下，機(jī)器視覺功能還處于初級水平，但其潛在的應(yīng)用價(jià)值引起了世界各國的高度重視，發(fā)達(dá)國家如美國、日本、德國、法國等都投入了大量的人力物力進(jìn)行研究，近年來已經(jīng)在機(jī)器視覺的某些方面獲得了突破性的進(jìn)展，機(jī)器視覺在車輛安全技術(shù)、自動化技術(shù)等應(yīng)用中也越來越顯示出其重要價(jià)值。本文根據(jù)最新的CMOS圖像采集芯片設(shè)
關(guān)鍵字：機(jī)器人機(jī)器視覺 CMOS 圖像傳感器 FPGA

分布式數(shù)據(jù)采集系統(tǒng)中的時(shí)鐘同步

　　引言　　隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，各種分布式的網(wǎng)絡(luò)和局域網(wǎng)都得到了廣泛的應(yīng)用[1]。分布式數(shù)據(jù)采集系統(tǒng)廣泛應(yīng)用于船舶、飛機(jī)等采集數(shù)據(jù)多、實(shí)時(shí)性要求較高的地方。同步采集是這類分布式數(shù)據(jù)采集系統(tǒng)的一個(gè)重要要求，數(shù)據(jù)采集的實(shí)時(shí)性、準(zhǔn)確性和系統(tǒng)的高效性都要求系統(tǒng)能進(jìn)行實(shí)時(shí)數(shù)據(jù)通信。因此，分布式數(shù)據(jù)采集系統(tǒng)中的一個(gè)關(guān)鍵技術(shù)就是實(shí)現(xiàn)數(shù)據(jù)的同步傳輸。　　由于產(chǎn)生時(shí)鐘的晶振具有頻率漂移的特性，故對于具有多個(gè)采集終端的分布式系統(tǒng)，如果僅僅在系統(tǒng)啟動時(shí)進(jìn)行一次同步，數(shù)據(jù)的同步傳輸將會隨著系統(tǒng)運(yùn)行時(shí)間的增長而失步。因此時(shí)
關(guān)鍵字：數(shù)據(jù)采集分布式時(shí)鐘同步 FPGA

ATM流量控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)

　　0 引言　　ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價(jià)格的原因，ATM技術(shù)沒有獲得預(yù)期的成功，但其流量控制機(jī)制對當(dāng)前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對ATM的流量控制及其實(shí)
關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺的設(shè)計(jì)

　　1 引言　　在通信領(lǐng)域尤其是無線通信方面，隨著技術(shù)不斷更新和新標(biāo)準(zhǔn)的發(fā)布，設(shè)計(jì)者需要一個(gè)高速通用硬件平臺來實(shí)現(xiàn)并驗(yàn)證自己的通信系統(tǒng)和相關(guān)算法。FPGA(現(xiàn)場可編程門陣列)作為一種大規(guī)?？删幊踢壿嬈骷?，體系結(jié)構(gòu)和邏輯單元靈活、集成度高、適用范圍寬，并且設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)并可實(shí)時(shí)在線檢驗(yàn)，廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)。　　與傳統(tǒng)的DSP(數(shù)字信號處理器)或GPP(通用處理器)相比，F(xiàn)PGA在某些信號處理任務(wù)中表現(xiàn)出非常強(qiáng)的性能，具有高吞吐率、架構(gòu)和算法靈活、并行計(jì)
關(guān)鍵字： FPGA 通信基帶驗(yàn)證 DSP GPP

AES算法的快速硬件設(shè)計(jì)與實(shí)現(xiàn)

　　信息安全是計(jì)算機(jī)科學(xué)技術(shù)的熱點(diǎn)研究領(lǐng)域，數(shù)據(jù)加密則是信息安全的重要手段。隨著可編程技術(shù)的飛速發(fā)展及高速集成電路的不斷出現(xiàn)，采用FPGA實(shí)現(xiàn)加密算法已受到越來越廣泛的關(guān)注和重視[1][2]。與傳統(tǒng)的軟件加密方法相比，硬件加密的優(yōu)點(diǎn)是：(1)安全性好，不易被攻擊；(2)計(jì)算速度快，效率高；(3)成本低，性能可靠。加密系統(tǒng)中體現(xiàn)數(shù)據(jù)傳輸速度的一個(gè)重要性能指標(biāo)是數(shù)據(jù)吞吐量，計(jì)算公式為：(數(shù)據(jù)長度M/時(shí)鐘個(gè)數(shù)N)×時(shí)鐘頻率F。提高數(shù)據(jù)吞吐量是改善加密系統(tǒng)性能的關(guān)鍵，也是加密算法硬件實(shí)現(xiàn)技術(shù)的重要內(nèi)容
關(guān)鍵字： FPGA AES 信息安全數(shù)據(jù)加密

共6376條 378/426 |‹ « 376 377 378 379 380 381 382 383 384 385 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]