首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

FPGA：圖像化LCD屏-介紹

  • 圖形LCD面板使用數(shù)字接口，易于與FPGA連接。不同的接口圖形 LCD 面板有 2 種風格：具有類似視頻的界面具有類似 CPU 外設的接口1.類似視頻的界面2. 類似CPU外設的接口優(yōu)勢低成本和廣泛可用（例如用于筆記本電腦）易于通過 FPGA 進行控制自由顯示的內(nèi)容（幀緩沖/動態(tài)視頻/精靈/硬件鼠標光標......或這些的任意組合）易于連接到微控制器幀緩沖存儲器集成在面板上弊端需要視頻控制器（FPGA 或專用芯片）需要一些外部存儲器（用于幀緩沖器、字符生成器等）更高的成本和更低的可用性僅適用于幀緩沖器應用
  • 關鍵字： FPGA  圖形LCD面板  

FPGA：圖像化LCD屏

  • FPGA是出色的視頻控制器，可以輕松控制圖形LCD面板。該項目分為4個部分：介紹視頻發(fā)生器圖形文本這是用于此項目的一個LCD面板的視圖：
  • 關鍵字： FPGA  圖形LCD面板  

Achronix:2024年全球“智能化”趨勢將帶來全新機遇

  • Achronix Semiconductor中國區(qū)總經(jīng)理 郭道正Achronix 半導體公司是一家提供高性能、高密度FPGA方案的高科技公司，成立于2004 年。自2017 年第一季度實現(xiàn)盈利以來，其季度營收由2016年第四季度的500萬美元，一年后躍升至4000萬美元，并成為當時世界上發(fā)展速度最快的半導體公司之一。2024年新年之際，正值Achronix半導體成立20周年，我們EEPW也有幸采訪到了Achronix中國區(qū)總經(jīng)理郭道正先生，讓我們站在Achronix的視角上，回望過去的2023年，展望到來
  • 關鍵字： Achronix  FPGA  202401  

FPGA：動手實踐 - 數(shù)字示波器

  • 讓我們構建一個簡單的數(shù)字示波器。單通道，約100 MSPS（每秒兆采樣）基于 RS-232（我們也會研究 USB）便宜的！簡單的數(shù)字示波器配方使用 KNJN.com 的零件，以下是我們所需的基本項目。1 x Pluto FPGA 板，帶 TXDI 和電纜（item#6120 和 #6130）1 x Flash 100MHz 采集板 （item#1206 ）BNC 連接器 + 尼龍支架 + 連接器 2x8 （item#1250 + #1270 + #1275 ）這是它們的樣子。我們還需要以下物品（
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：示波器 華麗的干涉圖案

  • flashy 板的輸入帶寬遠高于 Nyquest 的最大理論值 40MHz（我們在這里使用的是時鐘頻率為 80MHz的 Flashy）。那么，如果我們向 Flashy 提供高于 40MHz 的信號會發(fā)生什么？測試設置測試裝置由一個直接連接到 Flashy 的HP8640B信號發(fā)生器組成。該發(fā)生器能夠產(chǎn)生高達550MHz的正弦波。干涉圖案首先，信號發(fā)生器關閉。我們應用一個1.000MHz的測試信號，并校準輸出。 讓我們在這里得到 7 個垂直除法。如果我們應用 80MHz 信號...跡線保持平坦（因為我們的采
  • 關鍵字： FPGA  數(shù)字示波器  

數(shù)字示波器 - 歷史、功能、屏幕截圖

  • 軟件開發(fā)早在 2003 年，該軟件就啟動了。這是在設計周期開始時獲取的第一批屏幕截圖之一。圖形用戶界面GUI 變化很快。這是更高版本。觸發(fā)器像所有普通示波器一樣，有 3 種觸發(fā)器：單次：顯示一次跟蹤（發(fā)生觸發(fā)時）。與“手臂”按鈕配合使用。正常：每次觸發(fā)發(fā)生時顯示跟蹤，如果觸發(fā)器未發(fā)生，則不顯示任何內(nèi)容。自動：觸發(fā)時顯示跟蹤，如果半秒內(nèi)沒有觸發(fā)，則仍然顯示跟蹤。堅持添加了持久性功能，可以一次記住和顯示多達 16 幀（它會淡化舊幀）。周期重建（“樣本等效時間”技術）一個有趣的功能是能夠顯示一個周期（周期信號）
  • 關鍵字： FPGA  數(shù)字示波器  

Flashy 采集板

  • Flashy是一款高速模擬采集板。它通常與FPGA板一起使用，以創(chuàng)建數(shù)字示波器。這是一個單通道 Flashy（頂板），帶有 BNC 連接器和 Pluto-II（底板）。 該組合構成了單通道 100MSPS（每秒兆采樣數(shù)）數(shù)字示波器。Flashy 板有三種速度等級：具有ADC60的08060MHz振蕩器（典型工作頻率范圍為20MHz至70MHz）具有ADC100的08100MHz振蕩器（典型工作頻率范圍為20MHz至125MHz）125MHz/133MHz振蕩器，帶ADC08200（典型工作頻率范
  • 關鍵字： FPGA  數(shù)字示波器  Flashy 采集板  

FPGA：數(shù)字示波器 4 - 更多功能

  • 現(xiàn)在示波器骨架已開始工作，可以輕松添加更多功能。邊沿斜率觸發(fā)讓我們添加在上升沿或下降沿觸發(fā)的能力。 任何示波器都可以做到這一點。我們需要一點信息來決定我們想要觸發(fā)的方向。 讓我們使用 PC 發(fā)送的數(shù)據(jù)的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項讓我們添加控制觸發(fā)閾值的功能。 這是一個 8 位值。 然后我們需要水平采集速率控制、濾波控制...... 這需
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：數(shù)字示波器 3 - 觸發(fā)器

  • 我們的第一個觸發(fā)因素很簡單 - 我們檢測到上升沿越過固定閾值。 由于我們使用的是 8 位 ADC，因此采集范圍從 0x00 到 0xFF。因此，讓我們暫時將閾值設置為0x80。檢測上升沿如果樣本高于閾值，但前一個樣本低于閾值，則觸發(fā)！reg Threshold1, Threshold2;always @(posedge clk_flash) Threshold1 <= (data_flash_reg>=8'h80);always @(posedg
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：數(shù)字示波器 2 - 雙端口 RAM

  • FIFO使我們能夠非常快速地獲得工作設計。但對于我們簡單的示波器來說，這有點矯枉過正。我們需要一種機制來存儲來自一個時鐘域（100MHz）的數(shù)據(jù)，并在另一個時鐘域（25MHz）中讀取數(shù)據(jù)。 一個簡單的雙端口RAM就可以做到這一點。 缺點是兩個時鐘域之間的所有同步（FIFO為我們所做的）現(xiàn)在必須“手動”完成。觸發(fā)“基于 FIFO”的示波器設計沒有明確的觸發(fā)機制。讓我們改變一下。 現(xiàn)在，每次從串行端口接收到字符時，示波器都會被觸發(fā)。 當然，這仍然不是一個非常有用的設計，但我們稍后會對其進行改進。我們使用“as
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：數(shù)字示波器 1 - 首款設計

  • 以下是此處構建的內(nèi)容：FPGA 接收兩個時鐘：一個緩慢的“系統(tǒng)”時鐘，固定在25MHz。ADC采樣時鐘（更快，假設100MHz），連接到ADC和FPGA。擁有這兩個時鐘為設計提供了靈活性。 但這也意味著我們需要一種方法將信息從一個時鐘域傳輸?shù)搅硪粋€時鐘域。 為了驗證硬件是否正常工作，讓我們走一條簡單的路線，使用FIFO。 從ADC采集的樣本以全ADC速度（100MHz）存儲在FPGA FIFO中。然后，F(xiàn)IFO內(nèi)容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發(fā)送。 最后，我們將串行輸出連
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：數(shù)字示波器

  • 與模擬示波器相比，數(shù)字示波器具有許多優(yōu)勢，例如能夠捕獲單個事件，并顯示觸發(fā)前發(fā)生的情況。您只需將ADC和FPGA連接在一起，即可構建數(shù)字示波器。這種特殊設計使用100MHz閃存ADC，因此我們正在構建一個100MSPS（每秒兆采樣數(shù)）示波器。這種示波器設計很有意思，因為它展示了現(xiàn)代 FPGA 的強大和實用性。 但是，如果您不熟悉 FPGA 技術，請記住，這不是本網(wǎng)站上最容易理解的設計。HDL設計或者如何在FPGA內(nèi)部創(chuàng)建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設計。HDL 第 2
  • 關鍵字： FPGA  數(shù)字示波器  

FPGA：SDRAM控制器

  • 盡管現(xiàn)代 FPGA 包含內(nèi)部存儲器，但可用存儲器量始終比專用存儲芯片低幾個數(shù)量級。 因此，許多FPGA設計人員將某種類型的存儲器附加到他們的FPGA中也就不足為奇了。 特別是，SDRAM因其高速和低成本而成為非常受歡迎的存儲器。 不幸的是，它們不像靜態(tài)存儲器那樣容易控制，因此經(jīng)常使用SDRAM控制器。對于我們的控制器，我們的目標是可能是最簡單的SDRAM：美光MT48LC1M16A1 16Mb傳統(tǒng)SDRAM。 我們的測試系統(tǒng)包括 Xylo-E、Xylo-EM 和 Xylo-LM（具有 16Mb
  • 關鍵字： FPGA  SDRAM控制器  

FPGA：HDMI接口

  • HDMI 是一種數(shù)字視頻接口，因此很容易從現(xiàn)代 FPGA 驅動。讓我們看看它是如何工作的。連接器標準 HDMI 連接器有 19 個引腳。 在 19 個引腳中，有 8 個特別值得關注，因為它們形成 4 個 TMDS 差分對來傳輸實際的高速視頻信息。TMDS 時鐘+ 和時鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡單不過了......我們使用 8 個 FPGA 引腳，配置為 4 個差分 TM
  • 關鍵字： FPGA  HDMI接口  

深度解析芯片端接電阻校準

  • 阻抗匹配在高速串行,傳輸系統(tǒng)中，有著非常廣泛的應用，目前主要有以下幾類實現(xiàn)方法，根據(jù)阻抗匹配的位置：（1）PCB板上阻抗匹配（2）片上阻抗匹配在PCB上靠近芯片的位置直接端接阻抗匹配和片上阻抗匹配，可以達到很高的精度和穩(wěn)定性，但是需要占用很大的面積，而且隨著系統(tǒng)復雜度的增加，多處都會用到阻抗匹配，這時就需要在片上去集成阻抗匹配電阻。而根據(jù)電阻本身的性質，可以分為無源電阻和有源電阻，這種分類屬于片上阻抗匹配的范疇。無源電阻通常采用的是多晶硅電阻，可以將多晶硅直接放到終端作為匹配電阻，多晶硅具有很好的線性度和
  • 關鍵字： 電阻  阻抗匹配  PCB  
共8326條 11/556 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473