首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

奧迪在量產(chǎn)車中選用Altera SoC FPGA，實現(xiàn)“導(dǎo)航駕駛”功能

  • 　　Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)量產(chǎn)。奧迪是自動駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導(dǎo)航駕駛和駐車方面的優(yōu)勢，而這些是專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)解決方案無法實現(xiàn)的。 　　Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
  • 關(guān)鍵字： Altera  SoC  FPGA  

基于FPGA的FIR濾波器的誤差分析

  • 　　數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分之一,已廣泛應(yīng)用于信號分離、恢復(fù)、整形等重要場合。在工程實踐中,往往要求對信號處理要有實時性和靈活性,而基于FPGA的FIR濾波器因其嚴(yán)格的線性相位和簡單的設(shè)計步驟而應(yīng)用廣泛。本文不僅對基于FPGA設(shè)計的FIR濾波器進行了簡單的誤差分析,包括絕對誤差與相對誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進行比較分析,驗證了該濾波器在工程應(yīng)用中是適應(yīng)的,滿足了設(shè)計的要求。 　　基于FPGA的FIR濾波器的誤差分析.pdf
  • 關(guān)鍵字： FPGA  FIR濾波器  

基于FPGA的FIR數(shù)字濾波器設(shè)計與仿真

  • 　　實現(xiàn)數(shù)字化是控制系統(tǒng)的重要發(fā)展方向，而數(shù)字信號處理已在通信、語音、圖像、自動控制、雷達、軍事、航空航天等領(lǐng)域廣泛應(yīng)用。數(shù)字信號處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié)，它能滿足濾波器對幅度和相位特性的嚴(yán)格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應(yīng)FIR濾波器在設(shè)計任意幅頻特性的同時能夠保證嚴(yán)格的線性相位特性。利用FPGA可以重復(fù)配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數(shù)和階數(shù)，并能實現(xiàn)大量的卷積運算算法。結(jié)合MA
  • 關(guān)鍵字： FPGA  FIR  數(shù)字濾波器  

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計

  • 　　1 引言 　　抽取濾波器廣泛應(yīng)用在數(shù)字接收領(lǐng)域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實現(xiàn)方法有3種：單片通用數(shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長和階數(shù)的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢。現(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適用于數(shù)字信號處理,但長期以來,用FPGA實現(xiàn)抽取濾波器比較復(fù)雜,其原因主要是FPGA中缺乏實現(xiàn)乘法運算的有效結(jié)構(gòu)?，F(xiàn)在,FPGA集成了乘法器
  • 關(guān)鍵字： FPGA  抽取濾波器  

二維FIR濾波器的FPGA實現(xiàn)

  • 　　O 引言 　　二維有限長單位脈沖響應(yīng)濾波器(2D—FIR)用于對二維信號的處理，如在通信領(lǐng)域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復(fù)數(shù)運算并且實時性要求高，如果不對算法作優(yōu)化在技術(shù)上很難實現(xiàn)。目前主要設(shè)計方案是利用FPGA廠商提供的一維FIR知識產(chǎn)權(quán)核(IP)，組成二維濾波器[2]。這種方案沒有考濾復(fù)數(shù)運算的特點，不可能在算法上優(yōu)化，而且IP核的內(nèi)部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復(fù)數(shù)運算都需轉(zhuǎn)成實數(shù)運算來實現(xiàn)的，而其中
  • 關(guān)鍵字： FIR濾波器  FPGA  

基于FPGA分布式算法的低通FIR濾波器的設(shè)計與實現(xiàn)

  • 　　0 引言 　　傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構(gòu)造可編程高性能算法結(jié)構(gòu)的新選擇。 　　分布式算法是一種適合FPGA設(shè)計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應(yīng)運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設(shè)計了一種基于分布式算法低通FI
  • 關(guān)鍵字： FPGA  濾波器  DSP  

基于FPGA 的FIR 數(shù)字濾波器設(shè)計方案

  • 　　本文簡要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計流程和實現(xiàn)方案。 　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對FIR濾波器進行了設(shè)計，然后進行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉(zhuǎn)換成VHDL語言加入到FPGA的硬件設(shè)計中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
  • 關(guān)鍵字： FPGA  FIR  數(shù)字濾波器  

Manz亞智科技全新“超細(xì)線路整體解決方案”整合PCB行業(yè)干、濕制程生產(chǎn)設(shè)備, 實現(xiàn)一站式服務(wù)

  • 　　隨著市場競爭的日益激烈，各大廠商對于電路板生產(chǎn)的要求也在不斷提高，其中“干濕制程生產(chǎn)技術(shù)相結(jié)合”已然成為該領(lǐng)域亟待突破的技術(shù)大關(guān)。秉持著整合高科技制程來迎合市場趨勢的技術(shù)發(fā)展理念，全球著名高科技設(shè)備制造商Manz亞智科技近日攜手KLEO公司，推出全新“超細(xì)線路整合解決方案”，成為業(yè)界首個且唯一可為印刷電路板行業(yè)整合干、濕制程生產(chǎn)設(shè)備的整體解決方案供應(yīng)商。KLEO公司提供的“激光直接成像系統(tǒng)CB20Hvtwinstage” 工具，助
  • 關(guān)鍵字： 亞智科技  PCB  KLEO  

零基礎(chǔ)學(xué)FPGA（五）Verilog語法基基礎(chǔ)基礎(chǔ)(下)

  • 　　9、關(guān)于任務(wù)和函數(shù)的小結(jié)，挑幾點重要的說一下吧 　　(1)任務(wù)具有多個輸入、輸入/輸出和輸出變量，在任務(wù)重可以使用延遲、事件和時序控制結(jié)構(gòu)，在任務(wù)重可以調(diào)用其它任務(wù)和函數(shù)。與任務(wù)不同，函數(shù)具有返回值，而且至少要有一個輸入變量，而且在函數(shù)中不能使用延遲、事件和時序控制結(jié)構(gòu)，函數(shù)可以條用函數(shù)，但是不能調(diào)用任務(wù)。 　　(2)在聲明函數(shù)時，系統(tǒng)會自動的生成一個寄存器變量，函數(shù)的返回值通過這個寄存器返回到調(diào)用處。 　　(3)函數(shù)和任務(wù)都包含在設(shè)計層次中，可以通過層次名對他們實行調(diào)用。這句話什么意思啊?
  • 關(guān)鍵字： FPGA  Verilog  

零基礎(chǔ)學(xué)FPGA（四）Verilog語法基基礎(chǔ)基礎(chǔ)(中)

  • 　　我們接著上篇文章繼續(xù)學(xué)習(xí)，上次提到了兩種賦值語句，讓我們接著往下學(xué)。 　　1、塊語句 　　塊語句包括兩種，一個是順序塊，一個是并行塊。 　　(1)順序快 　　順序快就好比C語言里的大括號“{ }”，在Verilog語法中，用begin…end代替。這里只需要知道，在begin…end中間的語句是順序執(zhí)行的就行了。 　　(2)并行塊 　　并行塊可以算是一個新的知識點，與順序塊最大的不同就是并行塊中的語句是同時開始執(zhí)行的，要想控制語句的先后順
  • 關(guān)鍵字： FPGA  Verilog  

零基礎(chǔ)學(xué)FPGA（三）Verilog語法基基礎(chǔ)基礎(chǔ)(上)

  • 　　這幾天復(fù)習(xí)了一下Verilog的語法知識，就借此寫寫我對這些東西的想法吧。感覺呢，是和C語言差不多，具有C語言基礎(chǔ)的朋友學(xué)起來應(yīng)該沒什么問題，和C語言相同的地方就不說了吧，重點說一下不同點吧。 　　1、模塊的結(jié)構(gòu) 　　模塊呢，是Verilog的基本設(shè)計單元，它主要是由兩部分組成，一個是接口，另一個是邏輯。下面舉一個小例子說明一下： 　　module xiaomo (a,b,c,d); 　　input a,b; 　　output c,d; 　　assign c=a|b; 　　assign
  • 關(guān)鍵字： FPGA  Verilog   

高頻PCB布線的設(shè)計與技巧

  • 　　PCB又被稱為印刷電路板(Printed Circuit Board)，它可以實現(xiàn)電子元器件間的線路連接和功能實現(xiàn)，也是電源電路設(shè)計中重要的組成部分。今天就將以本文來介紹在PCB設(shè)計中的高頻電路布線技巧。 　　多層板布線： 　　高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實現(xiàn)就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時 還能大幅度地降低信號的交叉干擾等
  • 關(guān)鍵字： PCB  Layout  

示波器高刷新率是如何煉成的

  • 　　之前有一篇文章提到《為何示波器廠商從不提及刷新率》，講述了市面上各示波器廠商在刷新率參數(shù)上的市場現(xiàn)狀。而很多示波器用戶無不關(guān)心示波器的刷新率指標(biāo)，近期我司FAE在與客戶交流時，很多客戶對ZDS2022示波器具有33萬次幀/秒的高刷新率很感興趣，這樣高的刷新率到底是怎樣做出來的呢? 　　什么是波形刷新率? 　　波形刷新率又叫波形捕獲率，指的是每秒鐘波形刷新的次數(shù)，表示為波形數(shù)每秒(wfms/s)。事實上，示波器從采集信號到屏幕上顯示出信號波形的過程，是由若干個捕獲周期組成的。一個捕獲周期包括采樣時間
  • 關(guān)鍵字： 示波器  ZDS2022  FPGA  

搭建電路的N種方法

  • 　　搭建電路的方式多種多樣，取決于現(xiàn)有何種工具以及時間是否充裕。設(shè)計新電路圖時，通常在最終確定電路結(jié)構(gòu)并進行焊接前，要先在面包板上搭建電路并測試其功能。這樣在初始階段就能及早發(fā)現(xiàn)問題，也有足夠的時間修改設(shè)計，而不至于被迫修改焊接部件。 　　通常第一版設(shè)計要在能保持相對長久的載體上實現(xiàn)，例如印刷電路板或者萬用板。 　　繞接/焊針 　　在木板上釘上若干釘子，一個簡易的電路就制成了，接下來就可以在釘子之間布線/焊針。我在學(xué)校攻讀GCSCs時就是這樣設(shè)計了自己的第一個電路。若系統(tǒng)相對復(fù)雜，就需要使用專門的電
  • 關(guān)鍵字： 電路  面包板  PCB  搭建電路的N種方法  

基于FPGA的無損圖像壓縮系統(tǒng)設(shè)計

  • 　　摘要：本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法，分析了快速高效無損圖像壓縮算法(FELICS)的優(yōu)勢，隨后詳細(xì)分析了該算法的編碼步驟和硬件實現(xiàn)方案，最后公布了基于該方案的FPGA性能指標(biāo)。和其他壓縮算法相比該方案可極大地減小無損圖像壓縮系統(tǒng)所需的存儲空間和壓縮時間。 　　引言 　　隨著信息技術(shù)的巨大革新，數(shù)據(jù)存儲和傳輸開始在人類生活中變得越來越重要，數(shù)據(jù)壓縮技術(shù)因而應(yīng)運而生，它不僅能減少數(shù)據(jù)存儲所需的空間還可以緩解傳輸帶寬的壓力。數(shù)據(jù)壓縮可以分為有損壓縮和無損壓縮兩種，其中有損壓縮技
  • 關(guān)鍵字： FPGA  圖像壓縮  像素點  GOLOMB-RICE  存儲器  201501  
共8328條 187/556 |‹ « 185 186 187 188 189 190 191 192 193 194 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473