fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(二)

　　7.1.3 虹膜外邊緣的確定　　(1) 虹膜外邊緣的特征分析　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點(diǎn)是：較相對(duì)與虹膜內(nèi)邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說(shuō)，虹膜內(nèi)部灰度趨近于一致這個(gè)事實(shí)，在參考文獻(xiàn)[8]中，介紹的環(huán)量積分算子應(yīng)該式是一種有效的方法。　　即：　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實(shí)現(xiàn)虹膜外邊緣的檢測(cè) 　　如上分析，虹膜環(huán)量積分算子是檢測(cè)虹膜外邊緣的一種有效手段，為了克服虹膜紋理對(duì)環(huán)量線
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì)(一)

　　項(xiàng)目信息　　1.項(xiàng)目名稱(chēng)：基于FPGA的混沌加密虹膜識(shí)別系統(tǒng)設(shè)計(jì) 　　2.應(yīng)用領(lǐng)域：工業(yè)控制、科研、醫(yī)療、安檢　　3.設(shè)計(jì)摘要：　　基于虹膜的生物識(shí)別技術(shù)是一種最新的識(shí)別技術(shù)，通過(guò)一定的虹膜識(shí)別算法，可以達(dá)到十分優(yōu)異的準(zhǔn)確性。隨著虹膜識(shí)別技術(shù)的發(fā)展，它的應(yīng)用領(lǐng)域越來(lái)越寬，不僅在高度機(jī)密場(chǎng)所應(yīng)用，并逐步推廣到機(jī)場(chǎng)、銀行、金融、公安、出入境口岸、安全、網(wǎng)絡(luò)、電子商務(wù)等場(chǎng)合。在研究了虹膜識(shí)別算法，即預(yù)處理、特征提取和匹配的基礎(chǔ)上，我們?cè)O(shè)計(jì)了一種可便攜使用的基于FPGA的嵌入式虹膜識(shí)別系統(tǒng)。本系
關(guān)鍵字： FPGA 虹膜識(shí)別 CMOS

基于SoC FPGA進(jìn)行工業(yè)設(shè)計(jì)及電機(jī)控制

　　引言　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個(gè)因素，其中包括：性能、工程變更的成本、上市時(shí)間、人員的技能、重用現(xiàn)有IP/程序庫(kù)的可能性、現(xiàn)場(chǎng)升級(jí)的成本，以及低功耗和低成本。　　工業(yè)市場(chǎng)的近期發(fā)展推動(dòng)了對(duì)具有高集成度、高性能、低功耗FPGA器件的需求。設(shè)計(jì)人員更喜歡網(wǎng)絡(luò)通信而不是點(diǎn)對(duì)點(diǎn)通信，這意味著可能需要額外的控制器用于通信，進(jìn)而間接增加了BOM成本、電路板尺寸和相關(guān)NRE(一次性工程費(fèi)用)成本。　　總體擁有成本用于分析和估計(jì)購(gòu)置的壽命周期成本，它是所有與設(shè)計(jì)相關(guān)的直接和間接成本的擴(kuò)展集，包括工
關(guān)鍵字： FPGA SoC 永磁同步電機(jī)

FPGA研發(fā)之道(10)架構(gòu)設(shè)計(jì)漫談(五)數(shù)字電路的靈魂-流水線

　　流水線，最早為人熟知，起源于十九世紀(jì)初的福特汽車(chē)工廠，富有遠(yuǎn)見(jiàn)的福特，改變了那種人圍著汽車(chē)轉(zhuǎn)、負(fù)責(zé)各個(gè)環(huán)節(jié)的生產(chǎn)模式，轉(zhuǎn)變成了流動(dòng)的汽車(chē)組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車(chē)。這種改變，不但提升了效率，更是拉開(kāi)了工業(yè)時(shí)代大生產(chǎn)的序幕。　　如今，這種模式常常應(yīng)用于數(shù)字電路的設(shè)計(jì)之中，與現(xiàn)在流驅(qū)動(dòng)的FPGA架構(gòu)不謀而合。舉例來(lái)說(shuō)：某設(shè)計(jì)輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構(gòu)如下所示：　　 ? 　　每個(gè)模塊只
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 流水線

FPGA研發(fā)之道(9)架構(gòu)設(shè)計(jì)漫談(四)并行與復(fù)用

　　FPGA其在眾多器件中能夠被工程師青睞的一個(gè)很重要的原因就是其強(qiáng)悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個(gè)很重要的方式。　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡(jiǎn)單，但是設(shè)計(jì)上卻是相當(dāng)復(fù)雜，對(duì)于現(xiàn)有的FPGA來(lái)說(shuō)，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達(dá)到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計(jì)算結(jié)構(gòu)如下圖所示：　　 ? 　　上圖中：前端處理單元負(fù)責(zé)將進(jìn)入數(shù)據(jù)信息，分配到多個(gè)計(jì)算單元中，圖中為3個(gè)計(jì)算單元(幾個(gè)根據(jù)所需的性能計(jì)算得
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 并行

FPGA研發(fā)之道(8)架構(gòu)設(shè)計(jì)漫談(三)時(shí)鐘和復(fù)位

　　接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時(shí)鐘和復(fù)位。　　時(shí)鐘：根據(jù)時(shí)鐘的分類(lèi)，可以分為邏輯時(shí)鐘，接口時(shí)鐘，存儲(chǔ)器時(shí)鐘等; 　　(1)邏輯時(shí)鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計(jì)和優(yōu)化的結(jié)果，從經(jīng)驗(yàn)而不是實(shí)際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達(dá)100-200Mhz之間，根據(jù)各系列的先后性能會(huì)有所提升，但不是革命性的。　　(2)接口時(shí)鐘，異步信號(hào)的時(shí)序一般也是通過(guò)FPGA片內(nèi)同步邏輯產(chǎn)生，一般
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 復(fù)位

FPGA研發(fā)之道(7)架構(gòu)設(shè)計(jì)漫談(二)穩(wěn)定壓倒一切

　　敏捷開(kāi)發(fā)宣言中，有一條定律是“可以工作的軟件勝過(guò)面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構(gòu)設(shè)計(jì)的首要問(wèn)題。而大部分看這句話的同志更喜歡后半句，用于作為不寫(xiě)文檔的借口。　　FPGA的架構(gòu)設(shè)計(jì)最首先可以確定就是外接接口，就像以前說(shuō)的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個(gè)問(wèn)題。　　1，有無(wú)外部成熟IP。一般來(lái)說(shuō)，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進(jìn)度，但不同IP在不同F(xiàn)PGA上需要不同license，這個(gè)
關(guān)鍵字： FPGA ALTERA XILINX

FPGA研發(fā)之道(6)架構(gòu)設(shè)計(jì)漫談(一)流驅(qū)動(dòng)和調(diào)用式

　　勿用諱言，現(xiàn)在國(guó)內(nèi)FPGA開(kāi)發(fā)還處于小作坊的開(kāi)發(fā)階段，一般都是三、四個(gè)人，七八臺(tái)機(jī)器.小作坊如何也能做出大成果。這是每個(gè)FPGA工程師都要面臨的問(wèn)題。架構(gòu)設(shè)計(jì)是面臨的第一關(guān)。經(jīng)常有這樣的項(xiàng)目，需求分析，架構(gòu)設(shè)計(jì)匆匆忙忙，號(hào)稱(chēng)一兩個(gè)月開(kāi)發(fā)完畢，實(shí)際上維護(hù)項(xiàng)目就花了一年半時(shí)間。主要包括幾個(gè)問(wèn)題，一，性能不滿足需求。二，設(shè)計(jì)頻繁變更。三，系統(tǒng)不穩(wěn)定，調(diào)試問(wèn)題不收斂。　　磨刀不誤砍柴工，F(xiàn)PGA設(shè)計(jì)的需求分析是整個(gè)設(shè)計(jì)第一步。如何將系統(tǒng)的功能需求，轉(zhuǎn)換成FPGA的設(shè)計(jì)需求，是FPGA架構(gòu)設(shè)計(jì)的首要問(wèn)題。首
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) SOPC

基于DDS的頻譜分析儀設(shè)計(jì)

　　1 引言　　直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點(diǎn)。在此，設(shè)計(jì)了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測(cè)信號(hào)與本征頻率混頻，實(shí)現(xiàn)信號(hào)的頻譜分析。　　2 系統(tǒng)設(shè)計(jì) 　　圖1給出系統(tǒng)設(shè)計(jì)框圖，主要由本機(jī)振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過(guò)單片機(jī)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號(hào)，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測(cè)信號(hào)混頻，再經(jīng)放
關(guān)鍵字： DDS FPGA AD985l

基于FPGA的簡(jiǎn)易頻譜分析儀

　　1 引言　　目前，由于頻譜分析儀價(jià)格昂貴，高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類(lèi)教學(xué)，如果沒(méi)有頻譜儀輔助觀察，學(xué)生只能從書(shū)本中抽象理解信號(hào)特征，嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。　　針對(duì)這種現(xiàn)狀提出一種基于FPGA的簡(jiǎn)易頻譜分析儀設(shè)計(jì)方案，其優(yōu)點(diǎn)是成本低，性能指標(biāo)滿足教學(xué)實(shí)驗(yàn)所要求的檢測(cè)信號(hào)范圍。　　2 設(shè)計(jì)方案　　圖1為系統(tǒng)設(shè)計(jì)總體框圖。該系統(tǒng)采用C8051系列單片機(jī)中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號(hào)算法處理單元。系統(tǒng)設(shè)計(jì)
關(guān)鍵字： FPGA 頻譜分析儀 AD603

基于NIOS II的頻譜分析儀的設(shè)計(jì)與研制

　　頻譜分析儀是微電子測(cè)量領(lǐng)域中最基礎(chǔ)、最重要的測(cè)量?jī)x器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實(shí)現(xiàn)一直是該領(lǐng)域的研究熱點(diǎn)[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號(hào)處理理論的頻譜分析儀，信號(hào)經(jīng)過(guò)前置預(yù)處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號(hào)中的頻率分量，達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。　　本設(shè)計(jì)完全利用FPGA實(shí)現(xiàn)FFT，在FPGA上實(shí)現(xiàn)整個(gè)系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進(jìn)行開(kāi)發(fā), 硬件平臺(tái)關(guān)鍵模塊使
關(guān)鍵字： NIOS II 頻譜分析儀 FPGA

PCB行業(yè)大者恒大模式演變持續(xù)推進(jìn)

　　近日，美國(guó)印制電路板(PCB)制造商TTMTechnologies，約以3.68億美元悉數(shù)收購(gòu)惠亞集團(tuán)(Viasystems)聯(lián)合創(chuàng)造PCB制造王國(guó)的新聞被終端業(yè)者所知，或許1+1>2也是兩家大佬所關(guān)注的理由，整合資源已然在行業(yè)里成為了熱門(mén)詞匯，然而不管是這種強(qiáng)強(qiáng)聯(lián)手還是通過(guò)自身擴(kuò)建產(chǎn)能，我們不由發(fā)出，PCB行業(yè)企業(yè)的大者恒大模式演變還在推進(jìn)中。　　臺(tái)PCB廠今年實(shí)現(xiàn)高增長(zhǎng)力爭(zhēng)超越日韓產(chǎn)值　　根據(jù)業(yè)內(nèi)人士稱(chēng)，臺(tái)灣印刷電路板制造商TPT，在2014年計(jì)劃增產(chǎn)至150萬(wàn)平尺。其2013年全球
關(guān)鍵字： PCB 印刷電路板

Mentor Graphics任命PCB設(shè)計(jì)副總裁

　　印刷電路板(PCB)設(shè)計(jì)行業(yè)的市場(chǎng)及技術(shù)領(lǐng)導(dǎo)者M(jìn)entor Graphics 公司今日宣布，任命A.J. Incorvaia擔(dān)任公司Board Systems部門(mén)(BSD)的副總裁兼總經(jīng)理。Mentor GraphicsBSD部門(mén)擁有非常完善的PCB設(shè)計(jì)流程，為世界多家頂級(jí)系統(tǒng)設(shè)計(jì)公司提供廣泛的多樣化解決方案，可大大縮短電子系統(tǒng)設(shè)計(jì)的時(shí)間，并降低成本和風(fēng)險(xiǎn)。　　　　圖：Mentor GraphicsBoard Systems部門(mén)(BSD)的副總裁兼總經(jīng)理A.J. Incor
關(guān)鍵字： Mentor Graphics PCB BSD

基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　由于脈寬調(diào)制技術(shù)是通過(guò)調(diào)整輸出脈沖的頻率及占空比來(lái)實(shí)現(xiàn)輸出電壓的變壓變頻效果，所以在電機(jī)調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。　　而電磁法作為一種地球物理探測(cè)的有效方法，已經(jīng)廣泛地應(yīng)用于礦藏勘探、地質(zhì)災(zāi)害預(yù)測(cè)等領(lǐng)域。電磁法儀一般包括發(fā)射機(jī)和接收機(jī)兩大部分?，F(xiàn)階段，電磁法儀器的發(fā)射機(jī)部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。　　本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設(shè)計(jì)了應(yīng)用于電磁法儀的發(fā)射機(jī)的SPWM系統(tǒng)。該系統(tǒng)應(yīng)用到現(xiàn)有的電磁法儀器中，
關(guān)鍵字： FPGA SPWM Matlab

基于SOPC的SPWM脈沖發(fā)生器的實(shí)現(xiàn)

　　隨著電力電子開(kāi)關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應(yīng)用。傳統(tǒng)的SPWM驅(qū)動(dòng)芯片速度慢、不夠靈活，存在著電路設(shè)計(jì)復(fù)雜、體積大、抗干擾能力差、設(shè)計(jì)周期長(zhǎng)等缺點(diǎn)，對(duì)于許多有特殊要求的場(chǎng)合，由專(zhuān)用芯片很難滿足實(shí)際的要求，因此，本文采用Altera公司的EP2C35F672C8N開(kāi)發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當(dāng)中。可編程的片上系統(tǒng)SOPC(System 0n Programmable Ch
關(guān)鍵字： SOPC SPWM FPGA