fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

利用FPGA和新技術(shù)，使LCD進(jìn)入HDTV市場(chǎng)

高清晰TV（HDTV）是液晶顯示（LCD）技術(shù)的最新應(yīng)用領(lǐng)域，它比標(biāo)準(zhǔn)LCD技術(shù)需要更高的分辨率，而數(shù)據(jù)速率和功耗也增加了。由于提高了數(shù)據(jù)速率，因此高速運(yùn)動(dòng)視頻需要專門的圖像處理算法。這些算法可以在現(xiàn)場(chǎng)可編程門陣列（FPGA）中實(shí)現(xiàn)，將數(shù)字視頻信號(hào)正確的轉(zhuǎn)換、映射在顯示面板上。 LCD設(shè)計(jì)人員采用FPGA，可以靈活的重新配置圖像處理算法，在相同硬件平臺(tái)上，使所有產(chǎn)品中不同尺寸的LCD能夠適應(yīng)不斷增加的數(shù)據(jù)速率。特別是在數(shù)字消費(fèi)類市場(chǎng)上，F(xiàn)PGA能夠?yàn)閿?shù)字電視和顯示提供最有效的成本、性能和靈活性均衡方案。
關(guān)鍵字： FPGA 消費(fèi)電子液晶顯示 LCD 消費(fèi)電子

在汽車娛樂(lè)電子中采用FPGA推動(dòng)的參考設(shè)計(jì)

汽車娛樂(lè)電子推動(dòng)了功能和容量的快速發(fā)展，促使設(shè)計(jì)人員在性能、成本和靈活性上做出綜合考慮。與其他汽車電子領(lǐng)域不同，多媒體圖形應(yīng)用高度可視化，其需求多變，在許多情況下甚至還沒(méi)有建立標(biāo)準(zhǔn)。汽車設(shè)計(jì)人員需要一個(gè)能夠提供最靈活、性能最佳而成本可控的解決方案。可編程邏輯，特別是現(xiàn)場(chǎng)可編程門陣列（FPGA）便是這樣的解決方案。在以前，專用集成電路（ASIC）能夠?yàn)橹圃焐烫峁┏杀拘б孑^好的芯片方案，因此，汽車圖形應(yīng)用在半導(dǎo)體方面一般選用ASIC。但是，ASIC開(kāi)發(fā)成本不斷攀升，降低批量?jī)r(jià)格、快速面市的要求以及功能復(fù)雜
關(guān)鍵字： FPGA 汽車電子汽車電子

原型驗(yàn)證過(guò)程中的ASIC到FPGA的代碼轉(zhuǎn)換

在對(duì)ASIC設(shè)計(jì)進(jìn)行FPGA原型驗(yàn)證時(shí)，由于物理結(jié)構(gòu)不同，ASIC的代碼必須進(jìn)行一定的轉(zhuǎn)換后才能作為FPGA的輸入現(xiàn)代集成電路設(shè)計(jì)中，芯片的規(guī)模和復(fù)雜度正呈指數(shù)增加。尤其在ASIC設(shè)計(jì)流程中，驗(yàn)證和調(diào)試所花的時(shí)間約占總工期的70%。為了縮短驗(yàn)證周期,在傳統(tǒng)的仿真驗(yàn)證的基礎(chǔ)上，涌現(xiàn)了許多新的驗(yàn)證手段，如斷言驗(yàn)證、覆蓋率驅(qū)動(dòng)的驗(yàn)證，以及廣泛應(yīng)用的基于現(xiàn)場(chǎng)可編程器件(FPGA)的原型驗(yàn)證技術(shù)。采用FPGA原型技術(shù)驗(yàn)證ASIC設(shè)計(jì)，首先需要把ASIC設(shè)計(jì)轉(zhuǎn)化為FPGA設(shè)計(jì)。但ASIC是基于標(biāo)準(zhǔn)單元庫(kù)，F(xiàn)P
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng)

ADPCM語(yǔ)音編解碼電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

近年來(lái)，多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設(shè)備，由于MP3編碼算法非常復(fù)雜，目前，一部分MP3播放器的錄音功能主要基于ADPCM算法和DSP來(lái)實(shí)現(xiàn)。本文闡述了ADPCM語(yǔ)音編解碼VLSI芯片的設(shè)計(jì)方法以及利用FPGA的硬件實(shí)現(xiàn)。 ADPCM算法及其編解碼器原理 ADPCM（Adaptive Differential Pulse Code Modulation，自適應(yīng)差分脈沖編碼調(diào)制）綜合了APCM的自適應(yīng)特性和DPCM系統(tǒng)的差分特性，是一種性能較好的波形編碼。它
關(guān)鍵字： FPGA 消費(fèi)電子消費(fèi)電子

基于FPGA的前向糾錯(cuò)算法

研究數(shù)字音頻無(wú)線傳輸中的前向糾錯(cuò)(FEC)算法的設(shè)計(jì)及實(shí)現(xiàn)，對(duì)前向糾錯(cuò)中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現(xiàn)場(chǎng)可編程門陣列(FPGA)和硬件描述語(yǔ)言的解決方案。
關(guān)鍵字： FPGA 前向糾錯(cuò) 算法

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

介紹XC2V1000型現(xiàn)場(chǎng)可編程門陣列(FPGA)的主要特性和FIR抽取濾波器的工作原理，重點(diǎn)闡述用XC2V1000實(shí)現(xiàn)FIR抽取濾波器的方法，并給出仿真波形和設(shè)計(jì)特點(diǎn)。
關(guān)鍵字： V1000 1000 FPGA FIR

2006年，SEED成為美國(guó)賽靈思(Xilinx)的合作伙伴

　　2006年，成為美國(guó)賽靈思(Xilinx)的合作伙伴，代理Xilinx FPGA的軟、硬件業(yè)務(wù)，積極推廣FPGA大學(xué)計(jì)劃。
關(guān)鍵字： SEED FPGA

基于FPGA的生物芯片掃描儀的位置檢測(cè)

詳細(xì)闡述了FPGA中辨向細(xì)分、可逆計(jì)數(shù)器，接口電路的設(shè)計(jì)實(shí)現(xiàn)，并給出了仿真波形。
關(guān)鍵字： FPGA 生物芯片位置檢測(cè)

降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)

目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來(lái)越苛刻。工程師們?cè)谠O(shè)計(jì)如路由器、交換機(jī)、基站及存...
關(guān)鍵字： FPGA 低功耗

Actel低功耗的FPGA系列靜態(tài)功耗僅為5µW

　　Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場(chǎng)可編程門陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競(jìng)爭(zhēng)產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(zhǎng)便攜式應(yīng)用的電池壽命達(dá)5倍，因而奠定了低功耗的新標(biāo)準(zhǔn)。　　　　由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競(jìng)爭(zhēng)激烈，設(shè)計(jì)人員必需不斷增加新的功能和復(fù)雜性，但卻不能耗用
關(guān)鍵字： Actel FPGA 單片機(jī) 靜態(tài)功耗嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無(wú)線

XILINX宣布推出PLANAHEAD 8.2設(shè)計(jì)套件

進(jìn)一步擴(kuò)展 65-NM VIRTEX-5 FPGA性能優(yōu)勢(shì) 新版軟件可提高性能、加快設(shè)計(jì)收斂速度并提供了更好的信號(hào)完整性分析能力賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設(shè)計(jì)和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境（ISE͐
關(guān)鍵字： 65nm FPGA ISE PlanAhead Virtex-5 Xilinx 單片機(jī) 嵌入式系統(tǒng) 賽靈思通訊網(wǎng)絡(luò) 無(wú)線

基于FPGA的樂(lè)曲發(fā)生器設(shè)計(jì)

本設(shè)計(jì)在美國(guó)ALTERA公司MAX + plusⅡ的EDA軟件平臺(tái)上，使用層次化設(shè)計(jì)方法，實(shí)現(xiàn)了樂(lè)曲發(fā)生器的設(shè)計(jì)。
關(guān)鍵字： FPGA 發(fā)生器

基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種使用FPGA 實(shí)現(xiàn)誤碼率測(cè)試的設(shè)計(jì)及實(shí)現(xiàn)方法。
關(guān)鍵字： FPGA 誤碼率測(cè)試儀的設(shè)計(jì)

表面貼器件PCB占位的設(shè)計(jì)經(jīng)驗(yàn)和指南

遵循這些設(shè)計(jì)經(jīng)驗(yàn)和指南，您可以創(chuàng)建任何PCB布局元件的占位。這些經(jīng)驗(yàn)規(guī)則將減少您的憂慮，提高原型設(shè)計(jì)的一次...
關(guān)鍵字： IC PCB 占位設(shè)計(jì)

DSP HPI口與PC104總線接口的FPGA設(shè)計(jì)

過(guò)對(duì)TI公司TMS320C5000系列DSP HPI總線和PC104總線時(shí)序的分析，以VHDL語(yǔ)言為工具，使用Altera的FPGA芯片EP1K50，設(shè)計(jì)完成PCI04總線和DSP HPI總線之間的通信接口，并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運(yùn)用；給出與整個(gè)接口設(shè)計(jì)相關(guān)的VHDL源代碼和在PCM-5825上驗(yàn)證接口設(shè)計(jì)的X86匯編語(yǔ)言程序。
關(guān)鍵字：接口 FPGA 設(shè)計(jì) 總線 PC104 HPI 口與 DSP