ip-core 文章進(jìn)入ip-core技術(shù)社區(qū)

TITAN Haptics推出觸覺開發(fā)板——TITAN Core

TITAN Haptics 泰坦觸覺宣布推出其最新創(chuàng)新產(chǎn)品 —? TITAN Core，一款緊湊而強(qiáng)大的觸覺開發(fā)板，旨在簡化觸覺技術(shù)在消費(fèi)電子產(chǎn)品中的集成。隨著消費(fèi)者對更加沉浸式體驗(yàn)的需求不斷增長，觸覺技術(shù)成為了關(guān)鍵推動(dòng)因素。TITAN Core 專為中國的健康、游戲和 XR/VR 行業(yè)設(shè)計(jì)，提供了一個(gè)易于集成先進(jìn)觸覺反饋的平臺(tái)，為消費(fèi)電子產(chǎn)品帶來了更豐富、更沉浸的互動(dòng)體驗(yàn)，同時(shí)簡化開發(fā)過程，縮短產(chǎn)品上市時(shí)間。專為簡化觸覺原型開發(fā)而打造TITAN Core 尺寸為29.49毫米 x 20.32毫
關(guān)鍵字： TITAN Haptics TITAN Core

智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

進(jìn)入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個(gè)方向上都在加快發(fā)展，中國國內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴(kuò)展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會(huì)以及其他行業(yè)活動(dòng)和廠商活動(dòng)中，可以清楚地看到這一趨勢。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢，希望和我們建立伙伴關(guān)系攜手在AI時(shí)代共同推動(dòng)芯片產(chǎn)業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關(guān)鍵字：智權(quán) SmartDV RISC-V CPU IP

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

新思科技推出業(yè)內(nèi)首款獲得ISO/SAE 21434網(wǎng)絡(luò)安全合規(guī)認(rèn)證的IP產(chǎn)品，加速汽車安全領(lǐng)域發(fā)展

摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發(fā)流程均通過獨(dú)立審計(jì)機(jī)構(gòu)SGS-T?V Saar的ISO/SAE 21434認(rèn)證?！? ?獲得ISO/SAE 21434認(rèn)證可應(yīng)對不斷變化的網(wǎng)絡(luò)安全威脅，有助于在整個(gè)生命周期內(nèi)為汽車系統(tǒng)提供長期的安全性與可靠性?！? ?經(jīng)過安全風(fēng)險(xiǎn)分析（SRA）認(rèn)證的新思科技ARC HS4xFS處理器IP助力開發(fā)者能夠以安全的方式將IP集成到系統(tǒng)中，從而滿足ISO/SAE 21434要求?！?n
關(guān)鍵字：新思科技 ISO/SAE 21434 網(wǎng)絡(luò)安全合規(guī)認(rèn)證 IP 汽車安全

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持?jǐn)U頻時(shí)鐘（SSC）功能，可以為客戶提供多功能的小數(shù)分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻PLL通過頻率乘法比例的小數(shù)值，實(shí)現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準(zhǔn)確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時(shí)鐘信號(hào)
關(guān)鍵字：燦芯半導(dǎo)體小數(shù)分頻鎖相環(huán) IP

IC設(shè)計(jì)倚重IP、ASIC趨勢成形

半導(dǎo)體制程進(jìn)入2奈米，擷發(fā)科技董事長楊健盟指出，IC設(shè)計(jì)難度陡增，未來硅智財(cái)、ASIC角色將更加吃重，協(xié)助IC設(shè)計(jì)以SoC方式因應(yīng)AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設(shè)計(jì)上發(fā)生，AI時(shí)代IC設(shè)計(jì)大者恒大趨勢成形。擷發(fā)科技已獲國際芯片大廠AI芯片外包訂單，楊健盟認(rèn)為，現(xiàn)在芯片晶體管動(dòng)輒百億個(gè)，考驗(yàn)IC設(shè)計(jì)業(yè)者研發(fā)量能。大量采用基礎(chǔ)、接口IP使研發(fā)能力更能專注前段設(shè)計(jì)，海外大廠甚至將后段交由ASIC業(yè)者，未來倚重IP、ASIC趨勢只會(huì)更加明顯。中國臺(tái)灣半導(dǎo)體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
關(guān)鍵字： IC設(shè)計(jì) IP ASIC

半導(dǎo)體知識(shí)產(chǎn)權(quán)市場規(guī)模將增長27.1億美元

根據(jù)Technavio的報(bào)告，全球半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）市場規(guī)模預(yù)計(jì)將在2024年至2028年間增長27.1億美元。預(yù)計(jì)在預(yù)測期內(nèi)，市場的復(fù)合年增長率（CAGR）將超過7.47%。復(fù)雜芯片設(shè)計(jì)和多核技術(shù)的使用推動(dòng)了市場的增長，同時(shí)納米光子集成電路（ICs）的出現(xiàn)也是一大趨勢。然而，半導(dǎo)體IP的重復(fù)使用構(gòu)成了一項(xiàng)挑戰(zhàn)。主要市場參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關(guān)鍵字：半導(dǎo)體知識(shí)產(chǎn)權(quán) IP

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

芯片設(shè)計(jì)公司Arm今日發(fā)布了針對旗艦智能手機(jī)的新一代CPU和GPU IP（設(shè)計(jì)方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構(gòu)，基于臺(tái)積電3nm制程工藝方案，針對終端設(shè)備在AI應(yīng)用上的性能進(jìn)行設(shè)計(jì)優(yōu)化。此外還將提供軟件工具，讓開發(fā)人員更容易在采用Arm架構(gòu)的芯片上運(yùn)行生成式AI聊天機(jī)器人和其他AI代碼。預(yù)計(jì)搭載最新內(nèi)核設(shè)計(jì)的手機(jī)將于2024年底上市。據(jù)官方介紹，新的CPU與GPU IP是目前旗下同類產(chǎn)品中性能最強(qiáng)的一代，新CPU性能提升3
關(guān)鍵字： arm CPU GPU IP 3nm

西門子推出 Solido IP 驗(yàn)證套件，為下一代 IC 設(shè)計(jì)提供端到端的芯片質(zhì)量保證

●? ?西門子集成的驗(yàn)證套件能夠在整個(gè)IC設(shè)計(jì)周期內(nèi)提供無縫的IP質(zhì)量保證，為IP開發(fā)團(tuán)隊(duì)提供完整的工作流程西門子數(shù)字化工業(yè)軟件日前推出 Solido? IP 驗(yàn)證套件 (Solido IP Validation Suite)，這是一套完整的自動(dòng)化簽核解決方案，可為包括標(biāo)準(zhǔn)單元、存儲(chǔ)器和 IP 模塊在內(nèi)的設(shè)計(jì)知識(shí)產(chǎn)權(quán) (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設(shè)計(jì)視圖和格式，還可提供 “版本到版本” 的 IP 認(rèn)證，能夠提升完整芯
關(guān)鍵字：西門子 Solido IP IC設(shè)計(jì) IC 設(shè)計(jì)

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

芯原股份近日宣布低功耗?AIoT?芯片設(shè)計(jì)廠商炬芯科技股份有限公司（炬芯科技，?股票代碼：688049.SH）在其高集成度的雙模藍(lán)牙智能手表SoC? ATS3085S和ATS3089系列中采用了芯原低功耗且功能豐富的2.5D圖形處理器（GPU）IP。?炬芯科技的智能手表SoC ATS3085S和ATS3089系列擁有卓越的圖形顯示性能，采用2D+2.5D雙GPU硬件加速配置，支持JPEG硬件解碼，具有高幀率、低功耗等特點(diǎn)。該系列SoC以其高集成度，可實(shí)現(xiàn)單
關(guān)鍵字：炬芯智能手表芯原 2.5D GPU IP

一文把TCP/IP協(xié)議講絕了！

本文整理了一些TCP/IP協(xié)議簇中需要必知必會(huì)的十大問題，既是面試高頻問題，又是程序員必備基礎(chǔ)素養(yǎng)。一、TCP/IP模型TCP/IP協(xié)議模型（Transmission Control Protocol/Internet Protocol），包含了一系列構(gòu)成互聯(lián)網(wǎng)基礎(chǔ)的網(wǎng)絡(luò)協(xié)議，是Internet的核心協(xié)議?；赥CP/IP的參考模型將協(xié)議分成四個(gè)層次，它們分別是鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層。下圖表示TCP/IP模型與OSI模型各層的對照關(guān)系。TCP/IP協(xié)議族按照層次由上到下，層層包裝。最上面的是應(yīng)用層
關(guān)鍵字： TCP IP 協(xié)議程序員

銳成芯微亮相北京車展發(fā)布應(yīng)用于wBMS的藍(lán)牙RF IP

25日，北京國際車展火熱開幕，銳成芯微攜旗下車規(guī)級(jí)IP亮相車展中國芯展區(qū)，并發(fā)布應(yīng)用于wBMS（無線電池管理系統(tǒng)）的車規(guī)級(jí)藍(lán)牙RF IP。銳成芯微亮相2024北京車展中國芯展區(qū)（左）隨著電動(dòng)汽車和新能源市場的快速發(fā)展，電池管理系統(tǒng)的需求也在不斷增加。無線電池管理系統(tǒng)（wBMS）作為提升電池性能、安全性和可靠性的關(guān)鍵技術(shù)之一，正逐漸成為汽車廠商、特別是頭部汽車廠商的關(guān)注焦點(diǎn)。而車規(guī)級(jí)藍(lán)牙RF IP作為wBMS中的重要組成部分，結(jié)合了藍(lán)牙的通信能力和RF IP的定位功能，為實(shí)現(xiàn)安全可靠的電池管理保駕護(hù)航。立足
關(guān)鍵字：銳成芯微 wBMS 藍(lán)牙RF IP

嘉楠基于RISC-V的端側(cè)AIoT SoC采用了芯原的ISP IP和GPU IP

芯原股份（芯原）近日宣布嘉楠科技（嘉楠）全球首款支持RISC-V Vector 1.0標(biāo)準(zhǔn)的商用量產(chǎn)端側(cè)AIoT芯片K230集成了芯原的圖像信號(hào)處理器（ISP）IP ISP8000、畸變矯正（DeWarp）處理器IP DW200，以及2.5D圖形處理器（GPU）IP GCNanoV。該合作極大地優(yōu)化了高精度、低延遲的端側(cè)AIoT解決方案，可廣泛適用于各類智能產(chǎn)品及場景，如邊緣側(cè)大模型多模態(tài)接入終端、3D結(jié)構(gòu)光深度感知模組、交互型機(jī)器人、開源硬件，以及智能制造、智能家居和智能教育相關(guān)硬件設(shè)備等。芯原的ISP
關(guān)鍵字：嘉楠 RISC-V AIoT SoC 芯原 ISP IP GPU IP

芯原業(yè)界領(lǐng)先的嵌入式GPU IP賦能先楫高性能的HPM6800系列RISC-V MCU

2024年3月4日，中國上?！驹煞荩ㄐ驹?，股票代碼：688521.SH）今日宣布先楫半導(dǎo)體（簡稱“先楫”）的HPM6800系列新一代數(shù)字儀表顯示及人機(jī)界面系統(tǒng)應(yīng)用平臺(tái)采用了芯原的高性能2.5D圖形處理器（GPU）IP。HPM6800系列產(chǎn)品基于RISC-V CPU內(nèi)核，具備高算力、低功耗、高集成度和出色的多媒體功能，適用于汽車儀表、人機(jī)交互界面（HMI），以及電子后視鏡（CMS）等需要復(fù)雜圖形處理、高分辨率顯示和高性能多媒體用戶界面的應(yīng)用。芯原支持OpenVG的2.5D GPU IP能夠
關(guān)鍵字：芯原 GPU IP 先楫 RISC-V MCU