mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

不復(fù)位調(diào)試的小技巧

01 前言在產(chǎn)品開(kāi)發(fā)時(shí)，經(jīng)常會(huì)碰到在測(cè)試過(guò)程中或設(shè)備出廠后才發(fā)現(xiàn)程序異常，但當(dāng)重新對(duì)設(shè)備仿真調(diào)試時(shí)卻復(fù)現(xiàn)不出現(xiàn)場(chǎng)的問(wèn)題，或者只能通過(guò)保存的日志信息艱難分析代碼運(yùn)行到了何處而導(dǎo)致的異常。遇到這種場(chǎng)景，也并非無(wú)路可循。原則上只要我們通過(guò)仿真器調(diào)試時(shí)，做到代碼不被重新下載覆蓋，MCU 不被復(fù)位，就可能保留當(dāng)前程序運(yùn)行的狀態(tài)，讓 Bug 無(wú)處藏身。02 實(shí)現(xiàn)方法首先，我們將編譯完成的工程燒錄到 MCU,保證 MCU 中所運(yùn)行的代碼與要仿真的工程代碼一致，這樣從 MCU 獲取的程序位置才能與調(diào)試符號(hào)信息
關(guān)鍵字： MCU 復(fù)位仿真器

香港城市大學(xué)與香港中文大學(xué)合作研發(fā)出全球領(lǐng)先的微波光子芯片，比傳統(tǒng)電子處理器快 1000 倍且耗能更低

香港城市大學(xué)（城大）電機(jī)工程學(xué)系王騁教授團(tuán)隊(duì)與香港中文大學(xué)研究人員合作，開(kāi)發(fā)出了全球領(lǐng)先的微波光子芯片，可運(yùn)用光學(xué)進(jìn)行超快模擬電子信號(hào)處理及運(yùn)算。官方表示，團(tuán)隊(duì)的研究成果不僅開(kāi)辟了新的研究領(lǐng)域，即鈮酸鋰微波光子學(xué)，使微波光子芯片更小巧、具高訊號(hào)保真度與低延遲性能，也是芯片級(jí)模擬電子處理與運(yùn)算引擎的突破。相關(guān)研究成果已經(jīng)以《集成鈮酸鋰微波光子處理引擎》為題發(fā)表在《自然》上。據(jù)介紹，這種芯片比傳統(tǒng)電子處理器的速度快 1000 倍，耗能更低，應(yīng)用范圍廣泛，涵蓋 5/6G 無(wú)線(xiàn)通訊系統(tǒng)、高解析度雷達(dá)系統(tǒng)、人工智能
關(guān)鍵字：微波光子芯片 MCU

Achronix以創(chuàng)新FPGA技術(shù)推動(dòng)智能汽車(chē)與先進(jìn)出行創(chuàng)新

全球領(lǐng)先的高性能現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權(quán)和風(fēng)險(xiǎn)投資公司Baird Capital舉辦的“Baird車(chē)技術(shù)與出行大會(huì)（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者，共同推動(dòng)更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車(chē)、自動(dòng)駕駛、ADAS和其他先進(jìn)出行方式。Bai
關(guān)鍵字： Achronix FPGA 智能汽車(chē)

英特爾成立獨(dú)立FPGA公司Altera

3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）半導(dǎo)體公司Altera，并計(jì)劃在未來(lái)兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購(gòu)Altera，也是迄今為止該公司最大額的并購(gòu)交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時(shí)也加強(qiáng)了供應(yīng)鏈的韌性，以在FPGA市場(chǎng)繼續(xù)保持領(lǐng)先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運(yùn)算、數(shù)據(jù)中心、工業(yè)自動(dòng)化、通
關(guān)鍵字：英特爾 FPGA

芯原業(yè)界領(lǐng)先的嵌入式GPU IP賦能先楫高性能的HPM6800系列RISC-V MCU

2024年3月4日，中國(guó)上?！驹煞荩ㄐ驹?，股票代碼：688521.SH）今日宣布先楫半導(dǎo)體（簡(jiǎn)稱(chēng)“先楫”）的HPM6800系列新一代數(shù)字儀表顯示及人機(jī)界面系統(tǒng)應(yīng)用平臺(tái)采用了芯原的高性能2.5D圖形處理器（GPU）IP。HPM6800系列產(chǎn)品基于RISC-V CPU內(nèi)核，具備高算力、低功耗、高集成度和出色的多媒體功能，適用于汽車(chē)儀表、人機(jī)交互界面（HMI），以及電子后視鏡（CMS）等需要復(fù)雜圖形處理、高分辨率顯示和高性能多媒體用戶(hù)界面的應(yīng)用。芯原支持OpenVG的2.5D GPU IP能夠
關(guān)鍵字：芯原 GPU IP 先楫 RISC-V MCU

半導(dǎo)體公司如何填補(bǔ)不斷擴(kuò)大的人才缺口

半導(dǎo)體行業(yè)正處于一場(chǎng)高風(fēng)險(xiǎn)競(jìng)賽的中心，人們普遍認(rèn)識(shí)到芯片將是下一波增長(zhǎng)和創(chuàng)新的引擎。從韓國(guó)到德國(guó)再到美國(guó)，公司紛紛宣布了大規(guī)模新工廠的計(jì)劃?？傆?jì)，從2023年到2030年，預(yù)計(jì)將有近1萬(wàn)億美元的投資。這場(chǎng)全球擴(kuò)張的狂潮可能會(huì)重新塑造這個(gè)行業(yè)，并在全球范圍內(nèi)分散力量平衡。然而，制造能力只是方程式的一部分。在這個(gè)不斷發(fā)展的行業(yè)中，人才將是方程式的關(guān)鍵組成部分。公司必須確保他們能夠吸引和留住足夠的人才，以確保新建工廠在開(kāi)始生產(chǎn)時(shí)能夠全力運(yùn)轉(zhuǎn)。我們先前已經(jīng)指出了半導(dǎo)體公司在吸引和留住人才方面面臨的挑戰(zhàn)。然而，有太
關(guān)鍵字：半導(dǎo)體 MCU 國(guó)際招聘

英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera

今天，英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera。在FPGA Vision線(xiàn)上研討會(huì)期間，首席執(zhí)行官Sandra Rivera和首席運(yùn)營(yíng)官Shannon Poulin進(jìn)行了分享，展示其在超過(guò)550億美元的市場(chǎng)中保持領(lǐng)先性的戰(zhàn)略規(guī)劃，強(qiáng)調(diào)將通過(guò)打造集成AI功能的FPGA等舉措，進(jìn)一步豐富公司的產(chǎn)品組合，同時(shí)亦表明將持續(xù)助力客戶(hù)應(yīng)對(duì)不斷增加的挑戰(zhàn)。會(huì)上，Altera也作為新公司的品牌正式對(duì)外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶(hù)正面臨日益復(fù)雜的技術(shù)挑戰(zhàn)，而我們
關(guān)鍵字：英特爾 FPGA Altera

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專(zhuān)用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫(xiě)。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開(kāi)發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： FPGA CPLD

SPI協(xié)議，MCP2515裸機(jī)驅(qū)動(dòng)詳解，收藏吧用得著

SPI概述Serial Peripheral interface 通用串行外圍設(shè)備接口是Motorola首先在其MC68HCXX系列處理器上定義的。SPI接口主要應(yīng)用在 EEPROM，F(xiàn)LASH，實(shí)時(shí)時(shí)鐘，AD轉(zhuǎn)換器，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間。SPI，是一種高速的，全雙工，同步的通信總線(xiàn)，并且在芯片的管腳上只占用四根線(xiàn)，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間。SPI特點(diǎn)采用主-從模式(Master-Slave) 的控制方式SPI 規(guī)定了兩個(gè) SPI 設(shè)備之間通信必須由主設(shè)備 (Mas
關(guān)鍵字： SPI 串口協(xié)議 MCU

ESP32的功耗如何降低？

ESP32 是一款集成了 Wi-Fi 和藍(lán)牙功能的低功耗芯片，它可以根據(jù)不同的工作模式和配置選項(xiàng)來(lái)調(diào)節(jié)其功耗。根據(jù)我搜索到的信息ESP32 功耗的要點(diǎn)：ESP32 提供了五種可配置的電源模式，分別是活動(dòng)模式、調(diào)制解調(diào)器睡眠模式、淺睡眠模式、深度睡眠模式和休眠模式。每種電源模式都有其獨(dú)特的功能和節(jié)能特性，例如在深度睡眠模式下，ESP32 的功耗可以降低到約 0.15 mA1，而在休眠模式下，ESP32 的功耗可以降低到約 2.5 μA。ESP32 的功耗還受到其時(shí)鐘源、CPU 主頻、外圍設(shè)備、Wi-Fi 和
關(guān)鍵字： MCU ESP32

淺談因電遷移引發(fā)的半導(dǎo)體失效

前言半導(dǎo)體產(chǎn)品老化是一個(gè)自然現(xiàn)象，在電子應(yīng)用中，基于環(huán)境、自然等因素，半導(dǎo)體在經(jīng)過(guò)一段時(shí)間連續(xù)工作之后，其功能會(huì)逐漸喪失，這被稱(chēng)為功能失效。半導(dǎo)體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機(jī)理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對(duì)這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個(gè)電子管誕生以來(lái)，電子產(chǎn)品與人類(lèi)的聯(lián)系越來(lái)越緊密，特別是進(jìn)入21世紀(jì)以來(lái)，隨著集成電路的飛速發(fā)展，人們對(duì)電子產(chǎn)品的需求也變得愈加豐富。隨著電子
關(guān)鍵字：電遷移半導(dǎo)體失效世健 Microchip Flash FPGA

2024年FPGA將如何影響AI？

隨著新一年的到來(lái)，科技界有一個(gè)話(huà)題似乎難以避開(kāi)：人工智能。事實(shí)上，各家公司對(duì)于人工智能談?wù)摰萌绱酥?，沒(méi)有熱度才不正常！在半導(dǎo)體領(lǐng)域，大部分對(duì)于AI的關(guān)注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當(dāng)多的組件可以直接影響甚至運(yùn)行AI工作負(fù)載。FPGA就是其中之一。對(duì)于那些了解FPGA靈活性和可編程性的人來(lái)說(shuō)，這并不令人驚訝，但對(duì)許多其他人來(lái)說(shuō)，這兩者之間的聯(lián)系可能并不明顯。問(wèn)題的關(guān)鍵在于通過(guò)軟件讓一些經(jīng)典的AI開(kāi)發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò)（CNN））針對(duì)FPGA支持的可定制電路設(shè)
關(guān)鍵字： FPGA AI 萊迪思

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

2.Verilog HDL 代碼規(guī)范模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個(gè)版塊的開(kāi)頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。統(tǒng)一使用以下的文件頭：其中*為必需的項(xiàng)目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專(zhuān)用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫(xiě)。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開(kāi)發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)