首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mcu-fpga

專注關(guān)鍵趨勢領(lǐng)域系統(tǒng)解決方案，推動“贏得項目”整個進程

  • 過去的2023年是半導(dǎo)體發(fā)展充滿不確定性的一年，在這一年時間里很多半導(dǎo)體公司的發(fā)展經(jīng)歷了非常大的不確定性。Microchip Technology總裁兼首席執(zhí)行官Ganesh Moorthy在總結(jié)公司2023年的過程時表示，公司在2023年一開始有很強的業(yè)務(wù)增長勢頭，隨后遇到了宏觀經(jīng)濟的不穩(wěn)定。盡管面臨這些戲劇性變化，但Microchip還是通過一系列戰(zhàn)略有效地應(yīng)對了挑戰(zhàn)，以進一步促進穩(wěn)定性、韌性和長期增長。Microchip對需求預(yù)測減少的策略響應(yīng)包括幫助客戶減輕庫存風(fēng)險，尋找雙贏結(jié)果，同時將大多數(shù)產(chǎn)品
  • 關(guān)鍵字： Microchip  ADAS  MCU  

國產(chǎn)51單片機CA51F4系列的端口配置，以及外部中斷配置操作說明

  • 國產(chǎn)51單片機CA51F412L2是基于IT的51內(nèi)核單片機，內(nèi)置18K的Flash，集成8路的12位ADC采集，串口，段碼屏驅(qū)動，3路PWM，觸摸按鍵功能。廣泛應(yīng)用于帶LCM顯示，觸摸的產(chǎn)品類型，今天繼續(xù)講解端口和外部中斷的配置使用過程。GPIO 主要特性如下：l 可配置為高阻模式l I/O 結(jié)構(gòu)可獨立設(shè)置上拉電阻l 輸出模式可選開漏輸出或推挽輸出l 數(shù)據(jù)輸出鎖存支持讀-修改-寫l 支持 1.8~5.5V 寬電壓范圍一,單片機IO端口說明CA51F4 系列芯片最大封裝有 46 個 I/O 引腳，每個引腳
  • 關(guān)鍵字： MCU  51單片機  端口  

Verilog HDL基礎(chǔ)知識7之模塊例化

  • Verilog使用模塊（module）的概念來代表一個基本的功能塊。一個模塊可以是一個元件，也可以是低層次模塊的組合。常用的設(shè)計方法是使用元件構(gòu)建在設(shè)計中多個地方使用的功能塊，以便進行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調(diào)用，但隱藏了內(nèi)部的實現(xiàn)細節(jié)。這樣就使得設(shè)計者可以方便地對某個模塊進行修改，而不影響設(shè)計的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開始，關(guān)鍵字endmodule則必須出現(xiàn)在模塊定義的結(jié)尾。每個模塊必須具有一個模塊名，由它唯一地標(biāo)識這個模塊。模塊的端口列表則描述
  • 關(guān)鍵字： FPGA  verilog HDL  模塊例化  

Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)

  • 雖然 Verilog 硬件描述語言有很完整的語法結(jié)構(gòu)和系統(tǒng)，這些語法結(jié)構(gòu)的應(yīng)用給設(shè)計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎(chǔ)上的。有些語法結(jié)構(gòu)是不能與實際硬件電路對應(yīng)起來的，比如 for 循環(huán)，它是不能映射成實際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。因此，我們常用可綜合語句來描述數(shù)字硬件電路。(2) 所
  • 關(guān)鍵字： FPGA  verilog HDL  語法結(jié)構(gòu)  

英特爾FPGA Vision線上研討會亮點搶先看

  • 繼宣布將可編程解決方案事業(yè)部 (PSG) 作為獨立業(yè)務(wù)部門運營后，英特爾將于3月1日舉行FPGA Vision線上研討會。屆時，首席執(zhí)行官Sandra Rivera和首席運營官Shannon Poulin將分享有關(guān)全新企業(yè)品牌、公司愿景與戰(zhàn)略，以及市場增長機會的更多信息。 英特爾PSG團隊誠邀您參加本次線上研討會，深入了解獨立運營的全新FPGA公司，持續(xù)增長的市場及客戶需求，以及我們旨在助力行業(yè)創(chuàng)新加速的產(chǎn)品路線圖。與此同時，線上研討會還將重點介紹FPGA在AI領(lǐng)域的布局，即如何使AI在數(shù)據(jù)中心
  • 關(guān)鍵字： 英特爾  FPGA  

聯(lián)電X英特爾，2024年晶圓代工炸裂開局

  • 月25日，聯(lián)電與英特爾共同宣布正式合作，英特爾（Intel）將提供現(xiàn)有廠房及設(shè)備產(chǎn)能，聯(lián)電（UMC）提供12nm技術(shù)IP，并負責(zé)工廠運營及生意接洽。圖片來源：英特爾據(jù)TrendForce集邦咨詢研究顯示，2023年Q3季度全球晶圓代工前十排名再度刷新，英特爾躋身第九，聯(lián)電排名第四。雙方強強合作之下，全球晶圓代工格局或?qū)⑦M一步產(chǎn)生變局。聯(lián)電將在成熟制程領(lǐng)域更進一步，而英特爾所圖更大，未來其“晶圓代工第二”的愿望是否可成真呢？為何合作，雙方想要獲得什么？對于晶圓代工而言，先進制程的玩家格局（臺積電、三星、英特
  • 關(guān)鍵字： 英特爾  晶圓代工  MCU  

Verilog HDL基礎(chǔ)知識4之阻塞賦值 & 非阻塞賦值

  • 阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。  例子 阻塞賦值語句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行為語句必須放在 initial 或 always 塊內(nèi)部  initial  begin          x
  • 關(guān)鍵字： FPGA  verilog HDL  阻塞賦值  非阻塞賦值  

Verilog HDL基礎(chǔ)知識4之wire & reg

  • 簡單來說硬件描述語言有兩種用途：1、仿真，2、綜合。對于wire和reg，也要從這兩個角度來考慮。\從仿真的角度來說，HDL語言面對的是編譯器（如Modelsim等），相當(dāng)于軟件思路。 這時： wire對應(yīng)于連續(xù)賦值，如assignreg對應(yīng)于過程賦值，如always，initial\從綜合的角度來說，HDL語言面對的是綜合器（如DC等），要從電路的角度來考慮。 這時：1、wire型的變量綜合出來一般是一根導(dǎo)線；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b
  • 關(guān)鍵字： FPGA  verilog HDL  wire  reg  

利用FPGA進行基本運算及特殊函數(shù)定點運算

  • 一、前言　　FPGA以擅長高速并行數(shù)據(jù)處理而聞名，從有線/無線通信到圖像處理中各種DSP算法，再到現(xiàn)今火爆的AI應(yīng)用，都離不開卷積、濾波、變換等基本的數(shù)學(xué)運算。但由于FPGA的硬件結(jié)構(gòu)和開發(fā)特性使得其對很多算法不友好，之前本人零散地總結(jié)和轉(zhuǎn)載了些基本的數(shù)學(xué)運算在FPGA中的實現(xiàn)方式，今天做一個系統(tǒng)的總結(jié)歸納。二、FPGA中的加減乘除1.硬件資源　　Xilinx 7系列的FPGA中有DSP Slice ，叫做“DSP48E1”這一專用硬件資源，這是一個功能強大的計算單元，單就用于基本運算的部分有加減單元和乘
  • 關(guān)鍵字： FPGA  數(shù)學(xué)運算  

FPGA內(nèi)部自復(fù)位電路設(shè)計方案

  • 1、定義　　復(fù)位信號是一個脈沖信號，它會使設(shè)計的電路進入設(shè)定的初始化狀態(tài)，一般它作用于寄存器，使寄存器初始化為設(shè)定值；其脈沖有效時間長度必須大于信號到達寄存器的時延，這樣才有可能保證復(fù)位的可靠性?！　∠旅鎸⒂懻揊PGA/CPLD的復(fù)位電路設(shè)計?！　?、分類及不同復(fù)位設(shè)計的影響　　根據(jù)電路設(shè)計，復(fù)位可分為異步復(fù)位和同步復(fù)位?！　τ诋惒綇?fù)位，電路對復(fù)位信號是電平敏感的，如果復(fù)位信號受到干擾，如出現(xiàn)短暫的脈沖跳變，電路就會部分或全部被恢復(fù)為初始狀態(tài)，這是我們不愿看到的。因此，異步復(fù)位信號是一個關(guān)鍵信號，在電路
  • 關(guān)鍵字： FPGA  復(fù)位電路  

Verilog HDL基礎(chǔ)知識3之抽象級別

  • Verilog可以在三種抽象級別上進行描述：行為級模型、RTL級模型和門級模型。行為級（behavior level）模型的特點如下。1、它是比較高級的模型，主要用于testbench。2、它著重于系統(tǒng)行為和算法描述，不在于系統(tǒng)的電路實現(xiàn)。3、它不可以綜合出門級模型。4、它的功能描述主要采用高級語言結(jié)構(gòu)，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級（register tr
  • 關(guān)鍵字： FPGA  verilog HDL  抽象級別  

Verilog HDL基礎(chǔ)知識2之運算符

  • Verilog HDL 運算符介紹算術(shù)運算符首先我們介紹的是算術(shù)運算符，所謂算術(shù)邏輯運算符就是我們常說的加、減、乘、除等，這類運算符的抽象層級較高，從數(shù)字邏輯電路實現(xiàn)上來看，它們都是基于與、或、非等基礎(chǔ)門邏輯組合實現(xiàn)的，如下。/是除法運算，在做整數(shù)除時向零方向舍去小數(shù)部分。%是取模運算，只可用于整數(shù)運算，而其他操作符既可用于整數(shù)運算，也可用于實數(shù)運算。例子：我們在生成時鐘的時候，必須需選擇合適的timescale和precision。當(dāng)我們使用“PERIOD/2”計算延遲的時候，必須保證除法不會舍棄小數(shù)部
  • 關(guān)鍵字： FPGA  verilog HDL  運算符  

新款STM32U5：讓便攜產(chǎn)品擁有驚艷圖效

  • 凝聚ST超低功耗微控制器技術(shù)精華的STM32U5于2021年問世，是一款堪稱可改變游戲規(guī)則的低功耗MCU。作為STM32高性能低功耗系列旗艦產(chǎn)品，STM32U5延續(xù)STM32F2/F4/F7的應(yīng)用范圍，同時又有更低的能耗，具有更高的性價比。在工業(yè)控制系統(tǒng)中，U5可以承擔(dān)主控器、系統(tǒng)監(jiān)控以及圖形顯示等核心職能。高性能，低功耗，豐富的數(shù)字外設(shè)和更高性能的模擬接口，強大的安全特性，以及支持圖形加速，讓STM32U5在工業(yè)控制、工業(yè)表計和醫(yī)療健康，個人穿戴設(shè)備等應(yīng)用領(lǐng)域取得良好的表現(xiàn)，為泛工業(yè)系統(tǒng)創(chuàng)新賦能。在這個
  • 關(guān)鍵字： STM32U5  軟件工具  MCU  

意法半導(dǎo)體超低功耗STM32MCU上新，讓便攜產(chǎn)品輕松擁有驚艷圖效

  • 2024年2月5日，中國 - 意法半導(dǎo)體推出了集成新的專用圖形加速器的STM32*微控制器(MCU)，讓成本敏感的小型產(chǎn)品也能為用戶帶來更好的圖形體驗。超低功耗MCU STM32U5F9/G9和STM32U5F7/G7集成3MB片上動態(tài)存儲器(SRAM)，可以為圖形顯示屏提供多個幀緩存區(qū)，以節(jié)省外部存儲芯片。新產(chǎn)品還集成了意法半導(dǎo)體的NeoChromVG圖形處理器(GPU)，能夠?qū)崿F(xiàn)的圖形效果可與更昂貴的高端微處理器相媲美。新系列STM32U5內(nèi)置 NeoChromVG圖形處理器，是STM32首批支持硬件
  • 關(guān)鍵字： 意法半導(dǎo)體  超低功耗  STM32  MCU  便攜產(chǎn)品  

恩智浦MCX A微控制器發(fā)布：功能全面升級，開發(fā)平臺完善，助你創(chuàng)造更多可能！

  • 恩智浦新一代MCX A系列MCU配合市場所熟知的FRDM開發(fā)平臺，以經(jīng)濟高效的方式綜合優(yōu)化性能并配備自主式外設(shè)，為打造智能邊緣應(yīng)用奠定基礎(chǔ)。恩智浦半導(dǎo)體宣布推出MCX A14x和MCX A15x，MCX A系列通用產(chǎn)品組合中的首批產(chǎn)品，現(xiàn)已正式發(fā)售。新一代MCX A系列MCU成本低、易于使用、封裝小，旨在幫助工程師創(chuàng)造更多可能。該系列 MCU 經(jīng)過優(yōu)化，擁有豐富的功能、創(chuàng)新的電源架構(gòu)和軟件兼容性，能夠滿足廣泛嵌入式應(yīng)用的需求，包括工業(yè)傳感器、電機控制、電池供電或手持式電源系統(tǒng)控制器、物聯(lián)網(wǎng)設(shè)備等。&nbs
  • 關(guān)鍵字： MCU  FRDM  恩智浦  
共9870條 12/658 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473