mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

跨越鴻溝：同步世界中的異步信號(hào)

　　只有最初級(jí)的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來(lái)的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動(dòng)，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號(hào)從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號(hào)是異步信號(hào)。　　在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬(wàn)門的電路，但這些程序都無(wú)法解決信號(hào)同步問(wèn)題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。　　基礎(chǔ) 　　從事多時(shí)鐘設(shè)計(jì)的第一
關(guān)鍵字： FPGA 異步信號(hào) FIFO

零基礎(chǔ)學(xué)FPGA（十）初入江湖之i2c通信

　　相信學(xué)過(guò)單片機(jī)的同學(xué)對(duì)I2C總線都不陌生吧，今天我們來(lái)學(xué)習(xí)怎么用verilog語(yǔ)言來(lái)實(shí)現(xiàn)它，并在FPGA學(xué)習(xí)版上顯示。　　i2c總線在近年來(lái)微電子通信控制領(lǐng)域廣泛采用的一種新型的總線標(biāo)準(zhǔn)，他是同步通信的一種特殊方式，具有接口少，控制簡(jiǎn)單，器件封裝形式小，通信速率高等優(yōu)點(diǎn)。在主從通信中，可以有多個(gè)i2c總線器件同時(shí)接到i2c總線上，所有與i2c兼容的器件都有標(biāo)準(zhǔn)的接口，通過(guò)地址來(lái)識(shí)別通信對(duì)象，使他們可以經(jīng)由i2c總線互相直接通信。　　i2c總線由兩條線控制，一條時(shí)鐘線SCL，一條數(shù)據(jù)線SDA，這
關(guān)鍵字： FPGA i2c verilog

智能醫(yī)療成風(fēng)口 IC設(shè)計(jì)企業(yè)如何站位？

　　市場(chǎng)研究機(jī)構(gòu)ICInsights最新報(bào)告稱，中國(guó)IC設(shè)計(jì)企業(yè)在2014年全球前五十無(wú)晶圓廠IC供應(yīng)商排行榜上占據(jù)9個(gè)席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國(guó)無(wú)晶圓廠IC產(chǎn)業(yè)確實(shí)成長(zhǎng)顯著。　　然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機(jī)市場(chǎng)。當(dāng)然，這些年智能手機(jī)終端產(chǎn)業(yè)確實(shí)增長(zhǎng)迅速，也為中國(guó)IC設(shè)計(jì)提供了發(fā)展空間和機(jī)遇。但我國(guó)擁有的是全球最大的信息消費(fèi)市場(chǎng)，每年進(jìn)口集成電路產(chǎn)品超過(guò)2000億美元，對(duì)I
關(guān)鍵字：海思展訊 FPGA

Ambiq Micro的Apollo微控制器降低功耗達(dá)10倍重新定義“低功率”

　　超低功耗集成電路領(lǐng)導(dǎo)廠商Ambiq Miacro公司發(fā)布4款A(yù)pollo系列32位ARM? Cortex-M4F微控制器(MCU)產(chǎn)品，在真實(shí)世界應(yīng)用中，其功耗通常比性能相近的其它MCU產(chǎn)品降低5至10倍，使得可穿戴電子產(chǎn)品和其它電池供電應(yīng)用的電池壽命大大延長(zhǎng)。Ambiq使用專利亞閾值功率優(yōu)化技術(shù)(Subthreshold Power Optimized Technology, SPOT)平臺(tái)來(lái)實(shí)現(xiàn)驚人的功耗降低。　　原本設(shè)計(jì)為使用電池能運(yùn)作數(shù)天或數(shù)周的可穿戴設(shè)備，可經(jīng)過(guò)設(shè)計(jì)或重新設(shè)計(jì)運(yùn)作
關(guān)鍵字： Ambiq ARM MCU

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過(guò)程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（九）牛刀小試——串行口通信電路設(shè)計(jì)

　　以前在學(xué)單片機(jī)的時(shí)候，覺(jué)得串口通信其實(shí)很簡(jiǎn)單，只要一個(gè)指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實(shí)現(xiàn)，發(fā)現(xiàn)里面的學(xué)問(wèn)還不少，并沒(méi)有想象的那么簡(jiǎn)單。當(dāng)然代碼肯定是參考別人的，不過(guò)我還是認(rèn)真研究了整段代碼的，下面的程序就是我在看懂了別人代碼后自己敲的，花了也不少時(shí)間，理解的也差不多，下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧，解釋的不對(duì)的地方還望各位大神指正，大家好一起學(xué)習(xí)~ 　　1、頂層模塊　　寫(xiě)程序都一樣，不能多有的程序都寫(xiě)在一個(gè)模塊里，那樣看起來(lái)很麻煩，出了錯(cuò)誤也不好維護(hù)，對(duì)于一
關(guān)鍵字： FPGA 狀態(tài)機(jī)

【從零開(kāi)始走進(jìn)FPGA】路在何方——Verilog快速入門

　　一、關(guān)于HDL 　　1. HDL簡(jiǎn)介　　HDL ： Hardware Discription Language 硬件描述語(yǔ)言，即描述FPGA/CPLD內(nèi)部邏輯門的工作狀態(tài)，來(lái)實(shí)現(xiàn)一定電路。　　隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前硬件描述語(yǔ)言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。各種語(yǔ)言有各種優(yōu)勢(shì)，根據(jù)業(yè)界應(yīng)用而定。　　2. VHDL和Verilog區(qū)別　　在業(yè)界，VHDL和Veri
關(guān)鍵字： FPGA Verilog

不同的verilog代碼風(fēng)格看RTL視圖之一

　　剛開(kāi)始玩CPLD/FPGA開(kāi)發(fā)板的時(shí)候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說(shuō)功耗小體積小，但是資源還是很小的，你寫(xiě)點(diǎn)稍微復(fù)雜的程序，如果不注意coding style，很容易就溢出了。當(dāng)時(shí)做一個(gè)三位數(shù)的解碼基本就讓我苦死了，對(duì)coding style的重要性也算是有一個(gè)比較深刻的認(rèn)識(shí)了。　　后來(lái)因?yàn)橐恢痹谕鎥ilinx的spartan3 xc3s400，這塊芯片資源相當(dāng)豐富，甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒(méi)有問(wèn)題(VGA顯示用)。而最近
關(guān)鍵字： FPGA verilog RTL

解讀verilog代碼的一點(diǎn)經(jīng)驗(yàn)

　　學(xué)習(xí)FPGA其實(shí)也不算久，開(kāi)始的時(shí)候參考別人的代碼并不多，大多是自己寫(xiě)的，那時(shí)候做時(shí)序邏輯多一些。參加了中嵌的培訓(xùn)班，一個(gè)多月的時(shí)間在熟悉ISE軟件的使用以及verilog語(yǔ)法方面下了苦功，也參考了不少書(shū)，算是為自己打下了比較好的基礎(chǔ)。因?yàn)槟菚r(shí)候培訓(xùn)的方向是軟件無(wú)線電方面的，所以做了很多有關(guān)的模塊程序，之前的日志里也發(fā)表了很多，關(guān)鍵是一個(gè)興趣，感覺(jué)仿真后看到自己的一個(gè)個(gè)算法思想得到實(shí)現(xiàn)真有成就感。后來(lái)停了一段時(shí)間，因?yàn)閷?shí)在沒(méi)有比較有意思的活干了。　　直到前段時(shí)間開(kāi)始使用SP306的開(kāi)發(fā)板，然后會(huì)參
關(guān)鍵字： FPGA verilog

CPLD對(duì)FPGA從并快速加載的解決方案

　　現(xiàn)場(chǎng)可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí)，加載程序的容量也越來(lái)越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達(dá)到4.125 MB. 　　1 FPGA常用配置方式　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
關(guān)鍵字： CPLD FPGA modelsim

FPGA電源設(shè)計(jì)適合并行工程嗎？

　　如果設(shè)計(jì)師可以在開(kāi)發(fā)過(guò)程早期就滿足基于FPGA的設(shè)計(jì)，提出的功耗要求和約束條件，那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競(jìng)爭(zhēng)力的優(yōu)勢(shì)。然而，根據(jù)整個(gè)技術(shù)文獻(xiàn)中這種自我暗示式的反復(fù)禱告，今天基于FPGA的系統(tǒng)中還有什么會(huì)使得完全遵循這個(gè)建議變得不切實(shí)際或過(guò)于困難呢?盡管能夠使用各種開(kāi)發(fā)工具，如專門針對(duì)FPGA項(xiàng)目開(kāi)發(fā)的早期功耗預(yù)估器和功耗分析器，但對(duì)電源設(shè)計(jì)師來(lái)說(shuō)，在設(shè)計(jì)過(guò)程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的，因?yàn)樵谠S多方面仍有太多的不確定性，比如在硬件設(shè)計(jì)完成和功耗可以測(cè)量之前，靜態(tài)小電
關(guān)鍵字： FPGA 電源設(shè)計(jì)

基于單片機(jī)和FPGA設(shè)計(jì)的程控濾波器

　　以單片機(jī)和可編程邏輯器件(FPGA)為控制核心，設(shè)計(jì)了一個(gè)程控濾波器，實(shí)現(xiàn)了小信號(hào)程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測(cè)試的功能。其中放大模塊由可變?cè)鲆娣糯笃鰽D603實(shí)現(xiàn)，最大增益60dB，10dB步進(jìn)可調(diào)，增益誤差小于1%.程控濾波模塊由MAX297低通濾波、TLC1068高通濾波及橢圓低通濾波器構(gòu)成，濾波模式用模擬開(kāi)關(guān)選擇。本系統(tǒng)程控調(diào)整有源濾波的-3dB截止頻率，使其在1~30kHz范圍內(nèi)可調(diào)，誤差小于1.5%.此外，采用有效值采樣芯片AD637及12位并行A/D轉(zhuǎn)換器MAX120實(shí)現(xiàn)了
關(guān)鍵字：單片機(jī) FPGA AD637

AMD嵌入式Radeon GPU加速醫(yī)療成像效能

　　AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù)，可望使成像及系統(tǒng)效能到全新境界。　　AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎(jiǎng)的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ)，帶動(dòng)各種嵌入式應(yīng)用在視覺(jué)與平行處理功能提升。除了超音波外， GPGPU 的其他應(yīng)
關(guān)鍵字： AMD嵌 Radeon GPU FPGA

智能手環(huán)誤判不斷市場(chǎng)前景就此終結(jié)？

　　李先生給自己的孩子買一個(gè)智能手環(huán)，用以檢測(cè)孩子的運(yùn)動(dòng)量和睡眠質(zhì)量。不過(guò)最近，李先生發(fā)現(xiàn)智能手環(huán)一點(diǎn)都不靈，明明是上課時(shí)間，手環(huán)卻判斷孩子在游泳，睡眠時(shí)間檢測(cè)也會(huì)出現(xiàn)誤差，李先生開(kāi)始對(duì)智能手環(huán)的質(zhì)量產(chǎn)生懷疑。　　李先生購(gòu)買的是最近較為火爆的bong智能手環(huán)，記者隨后聯(lián)系到多名使用智能手環(huán)的用戶，發(fā)現(xiàn)類似問(wèn)題也常有發(fā)生?！霸谵k公室坐了一天，智能手環(huán)居然說(shuō)出去走了好幾千步。睡眠時(shí)間統(tǒng)計(jì)也不準(zhǔn)?！币幻脩粽f(shuō)道。　　在國(guó)外，這種情況也很普遍。去年一篇發(fā)表在《運(yùn)動(dòng)醫(yī)學(xué)和科學(xué)》的研究
關(guān)鍵字：智能手環(huán) MCU

美高森美宣布成功完成9項(xiàng)NIST加密算法驗(yàn)證程序認(rèn)證

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項(xiàng)全新的美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗(yàn)證程序(CAVP)認(rèn)證。　　美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過(guò)的認(rèn)證項(xiàng)目包括NIST “Suite B”中的AES加密/解
關(guān)鍵字：美高森美 NIST FPGA